Устройство для обнаружения ошибок в регистрах процессора

Устройство для обнаружения ошибок в регистрах процессора

Иллюстрации

Показать все

Реферат

 

506858 ния информации и подключать к цепи контроля. На входы регистров при этом одновременно поступает одна и та же тестовая входная последовательность. Выходы регистров подключены к схемам сравнения, которые при несовпадении вырабатывают сигнал неиспра в ности региспров IIIIoilleiccopa.

На чертеже дана схема описываемого устрой ства.

О на содержит элементы «И» 1 — 18, элементы «ИЛИ» 19 — 26, регистры 27 — 32, входы

33 — 41 и выходы 42 — 44 устройства, элемент

«ИЛИ» 45 и пред назначена для KQIHTроля шести одинако|вых регистров;процессора, Когда на потенциальные входы элементов

«И» 1, 3, 5,7,9, 11 поступают разрешoþùHO потенциалы (синнал «1»), а на поте нциаль ные входы эле ме нтов «И» 2, 4, 6, 8, 10, 12 поступают запрещающие,потенциалы (сигнал «О») на входы регистров через соответспвующие элементы «ИЛИ» 21 — 26 .поступает о сновная и нформация. При поступлении на потенциальные входы элеме нто в «И» 1, 3, .5, 7, 9, 11 запрещающего поте|нциала (сигнала «О»), а входы элементов «И» 2, 4, б, 8, 10, 12 разрешающего потенциала (сигналы «1») на входы регистров че рез элементы «ИЛИ» 21 — 26 поступает контрольная последовательность.

Еди нич ные выходы триггеров по следних разрядов соединены со .входа ми элементов «И»

13, 15, а нулевые выходы триггеров соединены со входами элементов «И» 14, 16, Выходы элементов «И» 13, 15 соединены со входами элементов «И» 17, 18 и входа ми элемента

«ИЛИ» 45. Выходы элементов «И» 14, 16 соеди не ны со входами элементов «И» 17, 18 и входами элемента «ИЛИ» 45. С выходов элементо в «ИЛИ» 19, 20 снимаются сигналы об отказе нервой и второй групп регистров соответст венно. С выхода элемента «ИЛИ» 45 снимается сигнал об отказе обеих групп регистров.

В момент отключения регистров от шин, по которым информация поступает в рабочий режи)м и подключение их к шинам, по которым подается тесто вая последователь ность, производится установка всех разрядо в ре гистро|в в нулевое состояние. Затем на вход регистров, госле подачи ко входу 39 у ст ройства управляющего сигнал" й, через элементы «И» 2, 4, 6, 8, 10, 12 од новрегменно по ступает тестовая последовательность.

Доказано, что, если при подаче тестовой последовательности обеспечиваются переходы

«О — 1» и «l — О» для каждого триггера регистра, таская последовательность является полHblM те етом для ко нтроля регистра.

B качестве входной последователыности достаточ но и спогяьзовать «1», за писывае мую одновремен|но в первый разряд всех регистров.

Тактовые импульсы продвигают «1» .по регист рам до последнего разряда. Если .ьсе регистры и справны, то на выходе элементов

«ИЛИ» 19, 20, 45 отсутствует сигнал отказа. При наличии отказа хотя бы .в одном разряде регистра любой группы на выходе одного из элементов «ИЛИ» !9, 20 появляется сигнал отказа. При,наличии отказа в обеих группах регистров на выходе элемента

5 «ИЛИ» 4о появляется сигнал отказа. Возможные ситуации,при контроле регистров показаны в таблице.

Таблица

10 (:игналы на выходе логических элементов „ИЛИ"

Гостияние!

Исправны обе группы регистров

Неисправна система контроля

О

О 0

О О

1 О!

1 1 11еиспранна

Неисправна первая группа регистров

20 О система контроля вторая группа реги0 0 Неисправна стров

О 1, Неисправна

1 1

1 0 Неисправна !

1 1 Неисправны ров

25 система контроля система контроля обе группы регi;cT30

Описываемое устройство производит ко нтрольную п ровер ку регистров в резервные отрез ки време ни и позволяет контролировать любые опказы и обои триггера, а та кже лока35 лизо вать отказ с точностью до группы регистров (съемного модуля) и,производить про верку части элементо в устройства во время его работы.

Устройство может быть использовано в ре40 гистрах и счетчиках п роцессоров в микроэлектро нном исполнении.

Формула изобретения

45 Устрой ство для обнаружения ошибок в регистрах процессора, содержащие элементы

«И», «ИЛИ», о т л и ч à ю щ е е с я тем, что, с целью по выше ния .достоверности работы устройства, в нем .вход каждого контролируемо50 го регистра через соответствующий элемент

«ИЛИ» соединен,с выходами соответствующих первого и второго элементов «И», первый вхсд каждого перьвого элемента «И» подKolIo leH tê и нфор маllHo HIHQAIA вход) ) cTpoH OTBH, 55 второй вход — к первому управляющему !3ходу устрой ства, пер вые входы вторых элементов «И» подключены ко tBxoph подачи тестового сигнала устройства, вторые зходы — ко второ му управляющему входу устройства, бо единичные и нулевые выходы последних разрядов контролируемых регHOTpotB каждой группы соединены сооъветст венно со входами первого и второго групповых элементов «И», выходы которых через групповой элемент

55 «ИЛИ» подключены к соответствующему вы506858

Составите ь A. )Керенов

Техред T. Колесова

Корректор Л. Денискина

Редактор Л. Тюрина

Заказ 1085/3 Изд. ¹ 1174 Тираж 864 Подписное

1Ц ИИПИ Государстве;:i!oãо комитета Советa Mt i .:: тиоз С Р

:10 . алаи изобретеии. и открь;ти1 !

13035,,V.:î"êçа, Ж-35, Ра шская иаб., д. 4, 5

Типо:рафия, гр. Саизз;ова, 2 ход устройства, выходы первых и вторых групповых элементов «И» под ключены соответст ве нно ко входам лервого и второго общих элементов «И». выходы которых1:ереэ общий элемент «И. тИ» подключены к выходу устройства.