Резервированный делитель частоты

Резервированный делитель частоты

Иллюстрации

Показать все

Реферат

 

О П И С А Н И E (!!) 506945

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (61) Дополнительное к авт. свид-ву (22) Заявлено 15.08.74 (21) 2053226/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.76. Бюллетень № 10

Дата опубликования описания 28.05.76

- .,,","/ (51) М. Кл.к -Н"93К 2Щ02

Государственный комитет

Совета Министров СССР

IlQ Лолам изобретений и открытий (53) УДК 621.374.4 (088.8) (72) Авторы изобретения

Н. И. Бороздин, В. И. Суханов и Ю. Д. Поляков (71) Заявитель (54) РЕЗЕРВИРОВАННЫЙ ДЕЛИТЕЛЪ ЧАСТОТЫ

Изобретение относится к автоматике и вычислительной технике.

Известен резервированный делитель частоты, содержащий три канала деления, .каждый из которых состоит из мажорита!рного элемента и триггера, выходы триггеров каналов деления подключены параллельно мажоритарным элементам.

Однако известное устройство предназначено для исправления только одиночных сбоев триггера при работос!пособности всех элементов и не обеспечивает поканального исправления ошибок при любом одиночном отказе.

С целью обеспечения поканального исправления ошибок и повышения надежности работы успройства в каждый из каналов деления введены два элемента «И», к одному из входов первого элемента «И», упра вляющего

R-входом триггера, подключен прямой выход мажоритарного элемента, инвертированный выход которого, подключен к одному из входов второго элемента «И», управляющего Sвходом триггера, а на вторые входы элементов «И» поданы стробирующие импульсы.

На чертеже представлена электрическая ст)руктурная схема предлагаемого !резервированного делителя частоты.

Предлагаемый делитель частоты содержит триггеры 1, мажоритарные элементы 2, инверторы 3 и элементы «И» 4 и 5.

Устройство работает следующим образом, В режиме деления частоты на входы триггеров 1 поканально поступают счетные импульсы, а на входы элементов «И» 4 и 5— стробирующие импульсы с выходов элементов «И» 4 и 5 на входы R, S триггеров на время, ра!нное длительности с!)робирующего

10 импульса, поступают потенциалы, разрешающие переход триггеров в другое устойчивое состояние.

Счетные импульсы .переводят в другое устойчивое состояние триггеры 1, сигналы ко15 торых управляют мажоритарным!и элементами 2, выдающими выходные сигналы делителя частоты. По концу строби рующего импульса резерви)рованный делитель частоты переходит в режим хранения информации до

20 прихода следующих счетных и стробирующих и|мпульсов.

В режиме хранения информации выходные сигналы с триггеров 1 двух или трех каналов через мажоритарные элементы 2, инверто!ры

25 3 и элементы «И» 4 и 5 управляют R u Sвходами триггеров 1 по трем каналам, в результате чего три!ггеры становятся на блокировку, тем самым обеспечивается исправление ошибки в состоянии триггера одного каЗО нала по сигналам двух других каналов.