Аналого-цифровой интегратор

Аналого-цифровой интегратор

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИЕЛЬСТВУ

Союз Советских

Социалистических

Республик (i i) 507872 (61) Дополнительное к авт. свнд-ву— (22) Заявлено 17. 10.73 (21) 1964114/18-24 с присоединением заявки №(23) Приоритет(43) Опубликовано 25.03.76.Бюллегень № 11 (45) Дата опубликования описания 09.04.76 (51) М. Кл. с 06 6 7/18

Государственный комитет

Совета Министров СССР по делам иэооретеннй н открытий (53) УДК 681.335 (088. 8) (72) Авторы изобретения

М. Н. Глазов и Э. С. Никулин (71) Заявитель (54) АНАЛОГО-БИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к автоматике и вычислительной технике и предназначено для формирования напряжения, пропорционального интегралу от входного сигнала при больших временах интегрирования.

Известны аналого-цифровые интеграторы, содержашие последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, цифро-аналоговый преобразователь, выход которого подключен к одному входу сумматора, к другому вхо ду которого через управляемый ключ при соединен выход аналогового интегратора, выход сумматора подключен к выходу аналого-цифрового интегратора, источник задания начальных условий и источник управляюшего сигнала.

Однако вследствие сбоев счетчика под действием помех и перерывов питания в этих устройствах происходит разрушение информации, что может привести к авариям.

Весьма .ушественным является также трудность обеспечения быстрой и автоматической записи начальных условий, что создает значительные неудобства при использовании их, например, в системах программного уп: равленияя.

Llemь изобретения - повышение помехоустойчивости интегратора и уменьшение времени записи начальных условий.

Это достигается благодаря тому, что в .интегратор введены блок выделения модуля, блок сравнения, логический элемент

"И-НР, переключатель и блок слежения g 1хранения, вход которого через переключа-! ,тель соединен с выходом сумматора и с источником задания начальных условий, а ! выход соединен с одним входом блока срав. нения, другой вход которого подключен к тб вьдсоду сумматора, выход блока сравнения соединен с входом аналогового интегратора и через блок выделения модуля подключен к одному входу логического элемента . И-НЕ, npyroO вход которого соединен с

20 источником управляюшего сттгнала, а выход подключен к управляюшему в.соду блока сле.жения — хранения.

На чертеже представлена схема предла, гаемого аналого-цифрового интегратора, йб Он содержит преобразователь «напряжеt

507872 ниечастота" 1, построенный на аналоговом интеграторе 2 с целью:сброса в нулевое состояние 3 и трехпозиционном компараторе

4, реверсивный счетчик импульсов 5 со счет ным входом 6 и входами управления реверсом 7,8,соединенными с импульсным и потенциальными выходами компаратора, цифроаналоговый преобразователь 9, соединенный с сумматором 10, к другому входу сумматора через резисторы 11, 12 и управляе- )p мый ключ на транзисторе 13, подключенный к импульсному выходу компаратора 4 через

- согласующую цепь 1 4, подсоединен аналого вый интегратор 2. Выход аналого-цифрового интегратора подключен к входу 1 5 двух l5 позиционного переключателя 16, другой вход 1 7 которого соединен с источником задания начальных условий Ио, а управляющий вход 18 связан с источником сигнала управления записью начальных условий И . 20

Выход переключателя 16 подключен к входу блока слежения — хранения 19, содержащего усилитель 20, запоминающий конденсатор 21, истоковый повторитель на полевом транзисторе 22 и переключатель ре- Ы жима работы "слежение-храненйе 23. Блок" слежения — хранения подключен к трехпозиционному блоку сравнения 24. К другому входу блока сравнения подключен выход ана« лого-цифрового интегратора (р»х . 3Q

Выход блока 24 через резистор 25 подклкчен к суммирующей точке аналогового интегратора 2 и через блок выделения модуля 26 и логический элемент И-НЕ . 27 к управляющему входу переключателя режи- 35 ма "слежение — хранение".

Йля рассматриваемого устройства характерны два режима работы - интегрирование и запись начальных условий.

Выбор режима осуществляется с помо- 40 шью переключателя 16 по сигналу управления у . Работа схемы в режиме инте» грирожния (сигнал Иу имеет единичное значение и переключатель 16 находится в положении, при котором на вход блока слежения «хра ранения 19 подключен выходной сигаИ нал аналого -цифрового интегратора, ) происходит следующим; образом.

При наличии входного сигнала И » преобразователь "напряжение-частота" 1 гене рирует импульсы с частотой, пропорциональной Ug При этом в зависимости от зна ка Ц„на потенциальных выходах трехпозиционвого,компаратора 4, соединенных с входами управления реверсом 7, 8 счетчи- 55 ка 5, устанавливаются напряжения, настраы ваюшие счетчик на сложение или вычитание импульсов. Кодовые комбинации, возникаю.щие в счетчике, преобразуются цифро-анало»

1говым преобразователем 9 в сигнал> посту» рО пающий на вход сумматора 10. Возникновение импульсов на счетном входе 6 реверсие

1 ного счетчика 5 происходит в момент времени, когда напряжение на выходе аналогово-. го интегратора 2 достигает уровня срабаты-. вания компаратора 4, после чего под дей- ствием выходного сигнала компаратора осуществляется быстрый сброс (разряд емкости) аналогового интегратора. В результате компаратор выключается и процесс заря- да емкости под действием сигнала 4» повторяется. Поэтому за каждый период работы преобразователя 1 с помошью ксмпаратора

4 фиксируется величина и знак приращения интеграла входного напряженйя И g» „т. е. в схеме осуществляется квантование инте-. грала входного сигнала по уровню. Прира- щения накапливаются в реверсивном счетчика

5 и преобразуются в электрическое напряжение с помощью цифро-аналогового преобразователя 9. При определенном выборе уровней переключения компаратора 4, масштаба цифро-аналогового преобразователя 9 и сопротивлений на входах сумматора 10 можно обеспечить равенство между приращением интеграла входного сигнала на выходе аналогового интегратора 2 и изменением напряжения на выходе цифро-аналогового преобразователя 9, соответствующим приращению о кода в счетчике на единицу младшего разряда. В этом случае на входе сумматора

10 формируется напряжение, пропорциональное интегралу от входного сигнала Ю » причем погрешность дискретности такого аналого-цифрового интегратора практически равна нулю. Поскольку в реальной схеме ,время сброса аналогового интегратора 2 имеет конечное значение (определяемое параметрами цепи сброса 3), на выходе,сумматора 10 могут возникать всплески напряжения с амплитудой, равной шагу квантовая ния, и с периодом, обратно.пропорциональным входному сигналу. Это явление может привести к существенному искажению выходного сигнала интегратора, особенно при больших значениях входного напряжения.

Зля уменьшении влияния указанных всплес ков напряжении в схеме предусмотрен ключевой транзистор 13, который под действи,ем счетного импульса, поступающего на его базу через согласующую цепь 14, открывается и отключает сумматор 10 от аналогового интегратора 2 на время разряда его емкости.

При нормальной работе аналого-цифрового интегратора (без сбоев счетчика 5) блок слежения - хранения 19 находится в режиме слежения за выходным сигналом 06 ».

8 этом режиме переключатель 23 замкнут и запоминающий конденсатор 21 подключен

507872 к выходу усилителя 20. Благодаря глубокой отрицательной обратной связи на этом конденсаторе поддерживается такое напряжение, при котором сигнал на выходе истокового повторителя практически все время равен выходному сигналу аналого-цифрового интегратора 0 „, (скорость слежения устройства аналоговой памяти выбирается выше максимальной скорости интегрирования аналого-цифрового интегратора) . 10

При этом сигнал на выходе блока сравнения 24 равен нулю, так как разность сиг- налов на его входах находится в зоне не чувствительности блока. В этом режиме блок сравнения 24 не оказывает влияния

1на работу преобразователя "напряжение:частота 1. В то же время наличие нулевого напряжения на его выходе поддерживает переключатель 23 в замкнутом состоянии (сигнал на выходе логического элемен- 0 та И-НЕ 27 имеет единичное значение), благодаря чему блок слежения-хранения 19 работает в режиме слежения.

Если же по каким — либо причинам про изойдет сбой счетчика 5, то из-за ограни- 2к ченной скорости слежения блока сигналы на входах блока сравнения 24 будут отличаться на величину, превышающую его зону нечувствительности. На выходе блока сравнения 24 возникает напряжение, знак которого определяется рассогласованием сигналов на выходах аналого-цифрового интегратора 03„ и блока слежения — хранения

Ии

Благодаря блоку выделения модуля 26 35 на вход логической схемы 27 поступает сигнал соответству:ошего знака независимо от рассогласования сигналов 11фдк и И и

В результате переключатель 23 размыкается и запоминающий конденсатор 21 отклю- 40 чается от усилителя 20.

Одновременно сигнал с выхода блока сраь нения 24 поступает на вход преобразоватеns "напряжение — частота" 1 (через рези стор 25 напряжение с выхода схемы 24 45 подается к суммирующей точке аналогового интегратора 2). Под действием этого сигнала преобразователь 1 восстанавливает информацию в счетчике 5, так, как подача импульсов на счетный вход 6 осугдествляет- 50 ся до тех пор, пока разность напряжений

И ц и Ии не снизится до величины, при которой произойдет отключение блока сравнени" 24. После этого переключатель режима "слежениэ-хранение 23 переходит в замкнутое положение, блок слежения-хранения 19 начинает следить за выходным сигналом интегратора U< и схема продолЭ!Х

:жает нормальную работу.т. е. формирование интеграла от входного сигнала ka 80

Для уменьшения погрешностей восо гоно> news информации после сбоев счетчике я:ц. перерывов в подаче питания необходи;ло увеличивать частоту преобразователя 1 при ,срабатывании релейного элемента блока сравнения 24, т, е. сокращать время восстанов-. ления информации. Это достигается соответ, ствующим выбором резистора 25, Сущест, венно также, чтобы за время восстановления информации напряжение на запоминающем конденсаторе 21 практически не изменяло, своей величины. С этой целью в рассмотренной схеме необходимо использовать переклк чатель 23 с малыми точками утечки и исI токовый повторитель на полевом транзисторе.

Рассмотрим теперь работу устройства в режиме записи начальных условий. И этом случае И «О и переключатель 16 устанавливается в положение, при котором на вход блока слежения — хранения подключен источ ник задания начальных условий Ио . Одно- . временно переключатель 23 переходит в замкнутое состояние независимо от сигнала на выходе блока сравнения 24. В резун тате блок слежения — хранения 1 9 отрабатывает напряжение начальных условий, т. е.

0и 11o, Под действием разности сигналов Ии и О яд блок сравнения 24 включает-! ся и на его выходе возникает сигнал, по ступающий на преобразователь "напряжециечастота" 1, который по знаку напряжения на выходе блока сравнения 24 настраивает реверсивный счетчик 5 на слежение или вьI читание импульсов.

Как и в случае восстановления информации, заполнение счетчика 5 происходит до тех пор, пока не произойдет выключение блока сравнения, т. е. до момента, когда

;разность между выходным напряжением ана логоцифрового интегратора U > и сигналом

1 И» не станет меньше порога отпускация

1 блока сравнения. При соответствующем вы;боре этого порога напряжение Lux будет

i практически совпадать с напряжением начальных условий U . Время записиначальных условий в предлагаемом устройстве ограничивается скоростью слежения устройства аналоговой памяти 19, Это время и опреде

:ляет необходимую длительность интервала,,в течение которого на управляющем входе !

18 двухпозиционного переключателя 16 дол жно поддерживаться нулевое напряжение.

Таким образом, благодаря соединению выхода интегратора с блоком слежения—

:хранения и блоком сравнения, другой вход ! которого подключен к выходу блока слеже ния - хранения, а выход - с дополнигель1 ным входом аналогового интегратора и чс507872

ИИИИПИ Заиаа ЯЭ I ТиРаж Щ Поопооиоа

Филиал ППП Патент", r. Ужгород, у !. Г !! арина, 1()1 рез блок выделении модуля и логический элемент И-HE с управляющим входом переключателя режима работы блока "слеженияхранения", достигается автоматическое восстановление выходного сигнала интегратора.

Введение же в интегратор дополнительного двухпозиционного переключателя и логического элемента И-HE, соответствующим образом соединенных с источником задания на-! чальных условий, выходом интегратора, бло- mð ком сравнения и блоком слежения — хранения, обеспечивает уменьшение времени записи начальных условий.

l5

Формула изобретения

Аналого-цифровой интегратор; содержащий последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов, пифро-аналоговый прео- Ю бразовательа выход которого подключен к одному входу сумматора, к другому входу которого через управляемый ключ присоединен выход аналогового интегратора, выход сумматора подключен к выходу аналого-пифрового интегратора, источник задания начальных условий и источник управляющего сигнала, отличающийся тем, что, с целью повышения помехоустойчивости и сокрашения времени задания начальных уоповий, он содержит блок выделения модуля, блок сравнекия, логический элемент И-НЕ, переключатель и блок слежения-хранения, вход которого через переключатель соединен с выходом сумматора и с источником задания начальных условий, а выход соединен с одним входом блока сравнения, другой вход которого подключен к выходу сумматора„выход блока сравнения:.соединен со входом аналогового интегратора и через блок выделения модуля подключен к одному входу логического элемента И-HE, другой вход которого соединен с источником управляющего сигнала, а выход подключен к управляющему входу блока слежения - хране ния.