Преобразователь напряжения в код

Преобразователь напряжения в код

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респуб, тик

{») 507930 (61) Дополнительное к авт, свид-ву

{22) Заявлено 07.10.74 (21) 2067297/26-21

2 (51) М. Кл.

Н 03 К 13/17 с присоединением заявки №вЂ”

Государственный номнтет

Совете Инннотров СССР оо делам изобретений н открытей

{23) Приоритет (43) Опубликовано 25.03.765юллетень Юе 11 (45) Дата опубликования описания 14.04.76 (53) УДК

6 81. 32 5 (088. 8 ) (72) Авторы изобретения

А. 3. Ходоровский и B. В. Медведев

Московский ордена Ленина авиационный институт им. Серго Орджоникидзе (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ B КОД

1

Изобретение относится к области вычислительной техника и может быть использовано в аналого-цифровых контрольно-измерительных системах различного назначения. 5

Известно устройство, содержашее в каждом разряде вычитаюший блок, один ,вход которого подключен к источнику преобразуемого напряжения, а другой входчерез резистивную матрицу к источнику эталонного напряжения, через ключ выход одного разряда подключен к одному из входов резистивной матрицы следуюшего разряда, выходы разрядов подключены ко входам выходного регистра результата, на 15 выходе которого включен блок выдачи информации, причем выход вычитаюшего блока подключен ко входу органа сравнения.

Однако при работе этого преобразователя не исключена возможность получения 20 неправильного результата, связанного с ошибкой неоднозначности считывания, Причиной этой ошибки является то, что при достаточной близости преобразуемого напряжения к опорному, поступаюшему с вы- 25 ! хода матрицы. данного разряда, орган сравнения с некоторой вероятностью может оказаться как в нулевом, так и в единичном состоянии. Соответственно и состояния органов сравнения последуюших ступеней будут зависеть от состояния этого органа сравнения. Ошибка, связанная с неоднозначностью считывания, может достигать 100%.

Кроме того, выбор времени преобразования равен максимальному времени, необходимому на обработку всех разрядов.

Предлагаемое устройство отличается от известного тем, что, с целью устранения ошибки неоднозначности считывания информации и повышения быстродействий, в каждый разряд устройства введен дополнительный орган сравнения, схема И и схема неравноэначности, причем вход дополнительного органа сравнения подключен к выходу вычитаюшего блока, выходы основного и дополнительного органов сравнения соединены соответственно со входами схемы И и схемы неравноэначности, выход схемы И через элемент задержки, или (ц у )> ) а он выходное напряжение органов сравнения может соответствовать с некэгорой вероятностью как логическому нулю, так и логической единице, При наличии на выходах обоих органов сравнения h, --го порядка двух логических единиц, схема И 7 вырабатывает управляющий сигнал, который с помощью ключа

10 подключает эталонное напряжение Е подаваемое на шину 13, в старшие разряды матрицы пэследуюших разрядов.

В этом случае L -ый разряц выхэднэго кода, равный ецинице, через элемент задержки 8 записывается с помощью блока управления 6 в сэогветствующий разряц вь1хэднэго регистра, Если будет выполняться второе условие,ro 4 -ый разряд выходного кода равен нулю, а ключ аналогового напряжения 10 подает в старшие разряды матриц последующих ступеней преобразования напряжение, равное нулю, Если преэбразуе.лэе напряжение И, гакэвэ, что выполняются третье и четвертое соотношения, тэ при появлении на выходе органа сравнения сэответствующего разряда логической комбинации типа "10" на выходе схемы неоднозначности 5 появляется сигнал, записывающий с помощью блэка управления 6 единицу в соответствующий разряд выходного регистра резульгата и нули во все младшие разряды. Кроме гого, блок управления 6 пэ этому сигна- лу блокирует воэможность записи результатэв преобразования в данном и младших разрядах, пэступаюших с соответствующих элементэв задержки, Их постоянная временл должна быть такой, чтобы сигнал блокировки опережал сигналы, поступающие сэ схем И последующих младших разрядов. Сигналы со схем неоднозначности используются в блоке 11 формирования импульса считывания результата преобразования, подаваемого в схему выдачи информации. В случае если напряжение

И не попадает в зону неэпределеннэсти органов сравнения, считывание результата производится через фиксированные прэ.лежутки времени импульсом окончания преобразования, поступающим на блэк выдачи информации в канал связи, где и, -количество разрядов преобразователя, я — номер разряда преобразователя. Ключи 10 находятся в разомкнутом состоянии. Выходное напряжечие органов сравнения 3 и 4 соответствует логическому нулю. Вь.ходнэй регистр результата эбнулен.

В момент подачи на шину 14 преэбра- щ эуемого напряжения Ц . органы сравнения каждого k -го -азряда сравнивают разностнэе напряжение (U — У, ), снимаемое эп, с вычитающего блэка 2, с пороговым наh пряжением Ц,, = — + â€, (где h -квант шкалы

П преобразователя), подаваемым на шины 15 и 16.

В случае если раэностнэе напряжение (и,- -,»*, — "— Ш, 50 (где а U — ширина зоны неопределенности срабатывания оргача сравнения), на выходе органов сравнения появляется напряжение, соответствую цее уровню логи- 55 ческэй ециницы. Если же а выход схемы неравнозначности непосредственнэ подключены к блоку управления выходным регистром результата, выход схемы неравнозчачности через формирова, тель импульса считывания пэдкпочен к 5 упоавпяюшему входу блока выдачи информации, На чертеже цана бчок-схсма предлагаемого преобразователя, Устройство содержит резистивную ма- р трицу 1 ти а Р,-28; вычитаюший блок 2, органы сравнения 3 и 4; схему неравнозначности "", блэк 6 управления выходным регистром результата, схему И 7, элемент задержки 8, выходной регистр B ре-, l5 зультата; ключи 10, :формирователь 11 импульсов считывания; блэк 12 выдачи информации; шину 13,, на которую подается эталонное напряжение, шлну 14, на которую подается преобразуемое напряжение; 2О шины 15 и - 6, на которые подаются пэроговые напряжения.

Предлагаемый преобразователь напряжения в код работает следующим образом, B исходном состоянии на выходах ре- л5 эистивных матриц 1 формируется опорное напряжение U эп равное соответственно кв (5.

ТТ вЂ” U

x x к x . -,р "х ц ТТ йккс. мАкс. ылис. же., 4.

В случае если разностное напряжение (и - и,„)= ) " я)

О а н (Ц вЂ” tJ )< (2), х "м 2 2 то выходное напряжение органов сравнения соответствует логическому нулю.

Формула иээбре гения

Преобразователь напряжения в код, содержа ций в каждом разряде вычитаюший

507930

Составитель А. Кузнецов

Гехред Я. Ликович Корректор" Ковалева

Редактор О. Стенина

Заказ 133 . пРаж 1029 Подписное

11НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Гагарина, 101 блок, один вход которого подключен к источнику преобразуемого напряжения, а другой вход — через резистивную матрицу к источнику эталонного напряжения, через ключ выход одного разряда подключен к б одному из входов резистивной матрицы следующего разряда, выходы разрядов подключены ко входам выходного регистра результата, на выходе которого включен блок въ дачи информации, причем выход вычита- 1О юшего блока подключен ко входу органа сравнения, отличающийся тем, что, с целью устранения ошибки неоднозначности считывания информации и повышения быстродействия, в каждый разряд 1х

:устройства введен дополнительный орган сравнения, схема H и схема неравнозначности, причем вход дополнительного органа сравнения подключен к выходу вычитаюшего блока, выходы основного и дополнигельного органов сравнения соединены соответственно со входами схемы И и схемы неравнозначности, выход схемы И через элемент задержки, а выход схемы неравнозначности непосредственно подключень к блоку управления выходным регистром результата, выход схемы неравнозначности через формиоователь импульса считывания подключен к управляющему входу блока выдачи информации.

l 1