Устройство для получения разностнойчастоты двух импульсных последователь-ностей

Устройство для получения разностнойчастоты двух импульсных последователь-ностей

Иллюстрации

Показать все

Реферат

 

О П И С А Н И E rrrr 50892I

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 26.06,74 (21) 2038773/26-21 с присоединением заявки Хе (51) М. Кл. H ОЗК 5/156 Государственный. комитет

Совета Министров СССР. ро делам изобретений и цткрытий (23) Приоритет (53) УДК 621.374.38 (088.8) Опубликовано 30.03.76. Бюллетень N- 12

Дата опубликования описания 19.05.76 (72) Авторы изобретения

Е, А. Евсеев, А. С. Карлюка, А. Н. Горбунов и В. И. Косоголов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОЛУЧЕНИЯ РАЗНОСТНОЙ ЧАСТОТЫ

ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к импульсной технике и может использоваться в системах автоматического регулирования.

Известно устройство для получения разностной частоты двух импульсных последовательностей, имеющее два канала, каждый из которых содержит формирователь, вход которого подключен к источнику входного сигнала, а выход — через элементы И и ИЛИ к одному входу триггера блока запрета, и через инвертор, другие элементы И и ИЛИ вЂ” ко второму входу триггера блока запрета и ко входу триггера памяти, выход которого соединен со входом элемента И блока запоминания, выход которого подсоединен ко входу триггера блока запоминания и к другому входу элемента ИЛИ блока запрета, а через инвертор соединен со входом элемента совпадения, другой вход которого подключен к выходу триггера блока запрета, и со входом элемента И канала, Однако, йзвестное устройство обладает низкой разрешающей .способностью, а именно, отсутствуют импульсы на выходах устройства при сравнении двух близких по частоте импульсных последовательностей, и имеет малый частотйый диапазон работы.

Цель изобретения — повышение разрешающей способности и расширение частотного диапазона работы.

Для этого в каждый канал введены элемент

ИЛИ, дополнительный инвертор и дополнительный триггер, один вход которого подключен к второму выходу триггера памяти, другой

5 вход соединен с выходом триггера блока запоминания, третьим входом элемента совпадения, третьим входом элемента И блока запрета и вторым входом элемента И другого канала, а выход соединен со вторым входом элеl0 мента И блока запоминания и третьим входом элемента И канала, выход которого подключен ко входу упомянутого дополнительного элемента ИЛИ, выход которого соединен со вторым входом триггера памяти, а другой вход

15 подключен к выходу элемента совпадения и ко входу упомянутого дополнителыюго инвертора, выход которого подключен к третьему входу элемента И блока запоминания.

На чертеже изображена функциональная

2д схема предлагаемого устройства.

Устройство для получения разностной частоты двух импульсных последовательностей состоит из двух каналов, в которых выходы формирователей 1, 2, содержащихся соответ25 ственно в первом и втором каналах, входы которых подключены к клеммам 3, 4 источников входных сигналов, соединены непосредственно с первыми входами триггеров памяти 5, 6, а через инверторы 7, 8 с первыми входами эле30 ментов И 9, 10 блока запрета 11, содержаще508921

ro триггер 12 блока запрета 11, к первому входу которого через элемент ИЛИ 13 блока запрета 11 подключен выход элемента И 9, а ко второму входу через элемент ИЛИ 14 блока запрета 11 — выход элемента И 10. Вторые входы элементов И 9 и 10 блока запрета

11 соединены с выходами формирователей 2 второго канала и 1 первого канала, соответственно.

Вторые входы триггеров памяти 5, 6 соединены с выходами дополнительных элементов

ИЛИ 15, 16, первые входы которых подключены к выходам элементов совпадения 17, 18 первого и второго каналов, а вторые их входы — к выходам элементов И 19 и 20 первого и второго каналов, Первые выходы триггеров памяти 5, 6 соединены непосредственно с первыми входами элементов И 21, 22 блока запоминания 23, содержащего триггер 24 блока запоминания 23, первый вход которого подключен к выходу элемента И 22, а второй — к выходу. элемента И 21, а через инверторы 25, 26 первые выходы триггеров памяти

5, 6 первого и второго канала соединены с первыми входами элементов И 19 первого и

20 второго каналов и первыми входами элементов совладения 17, 18.

Вторые выходы триггеров памяти 5, 6 первого и второго каналов соединены с первыми входами дополнительных триггеров 27, 28, выходы которых подключены к третьим входам элементов И 19, 20 первого и второго каналов и вторым входам элементов И 21, 22 блока запоминания 23. Первый и второй выходы триггера 12 блока запрета ll соединены со вторыми входами элементов совпадения 17 и

18 первого и второго каналов, соответственно.

Выходы элементов совпадения 18 и 17 подключены, соответственно, через дополнительные инверторы 29 и 30 к третьим входам элементов И 21 и 22 блока запоминания 23, выходы которых соединены с вторыми входами элементов ИЛИ 13 и 14, соответственно, блока запрета 11.

Первый выход триггера 24 блока запоминания 23 подключен к второму входу дополнительного триггера 27, третьему входу элемента совпадения 17, третьему входу элемента И

10 блока запрета 11 и второму входу элсмспт»

И 20 второго канала, а второй выход — — к второму входу дополнительного триггера 28, третьему входу элемента совпадения 18, третьему. входу элемента И 9 блока запрета 11 и второму входу элемента И 19 первого канала.

Устройство для получения разностной частоты двух импульсных последовательностей работает следующим образом.

В исходном состоянии триггеры памяти 5, 6 и дополнительные триггеры 27, 28 находятся в нулевом состоянии, на первом выходе триггера 12 блока запрета 11 и втором выходе триггера 24 блока запоминания 21 имеется разрешающий потенциал, а на втором выходе триггера 12 блока запрета 11 и первом выходе триггера 24 блока запоминания 21

10 запрещающий потенциал. На третьих входах элементов И 21, 22 имеется разрешающий потенциал, подаваемый с выходов дополнительных инверторов 29, 30.

При поступлении от первого источника входного сигнала на клеммуЗпервого канала сигнала формирователь 1 выдает импульс положительной полярности, под воздействием которого элементы схемы изменяют свои состояпия, Эти изменения происходят таким образом, что по окончании импульса формирователя 1 (по заднему фронту этого импульса) триггер памяти 5 устанавливается в исходное (нулевое) состояние, а другие элементы уст15 ройства устанавливаются в следующие состояния: на втором входе элемента И 20, первом входе элемента И 10 и третьем входе элемента совпадения 17 первого канала имеется разрешающий потенциал, подаваемый с первого

20 выхода триггера 24, а на втором входеэлемента И 19, первом входе элемента И 9 и втором входе элемента совпадения 18 второго канала имеется запрещающий потенциал, подаваемый со второго выхода триггера 24. С первого вы25 хода триггера 12 подается запрещающий потенциал на второй вход элемента совпадения

17, а со второго выхода триггера 12 подается разрешающий потенциал на второй вход элемента совпадения 18.

30 При поступлении импульса от второго источника входного сигнала на клемму 4 второго канала формирователь 2 выдает положительный импульс, под воздействием которого элементы схемы состветствующим образом изме35 няют свои состояния. По окончании импульса формирователя 2 (по заднему фронту этого импульса) триггер памяти 6 переходит в исходное состояние и схема устанавливается в следующее состояние: на втором входе эле40 мента И 19, первом входе элемента И 9 и третьем входе элемента совпадения 18 имеется разрешающий потенциал, подаваемый со второго выхода триггера 24, а на втором входе элемента И 20, первом входе элемента И IQ

15 и третьем входе элемента совпадения 17 первого канала имеется запрещающий потенциал, подаваемый с первого выхода триггера 24. Со второго выходя триггера 12 подается запрещающий потснциал н» второй вход элемента сов50 падения 18, » с первого выхода триггера 12 подастся разрешающий потенциал на второй вход элсмевта совпадения 17.

С приходом второго сигнала на входную клемму 4 второго капала от второго источника

55 входного сигнала формирователь 2 выдает еще один положительный импульс, под воздействием которого элементы схемы срабатывают таким образом, что на выходе элемента совпадения 18 появляется импульс, равный по дли00 те IbHocTH импульсу формирователя 2. С приходом каждого следующего сигнала на вход второго канала — клемму 4 второго источника входного сигнала (при отсутствии сигналов

»а входе первого канала — клемме 3 перво65 го источника входного сигнала) на выходе эле508921 мента совпадения 18 соответственно будут появляться импульсы, равные по длительности импульсам формирователя 2.

При поступлении на клеммы 3 и 4 источников входных сигналов первого и второго каналов двух импульсных последовательностей с разными частотами на выходе соответствую.щего элемента совпадения 18 или 17 появляются импульсы разностной частоты. А именно, если частота импульсной последовательности, поступающей на клемму 3 источника входного сигнала первого канала, больше частоты импульсной последовательности, поступающей на клемму 4 источника входного сигнала второго канала, то импульсы разностной частоты будут появляться на выходе элемента совпадения 17 первого канала, а в противоположном случае — на выходе элемента совпадения 18 второго канала.

При близких частотах импульсных последовательностей, поступающих на клеммы 3, 4 источников входных сигналов первого и второго каналов, происходит частичное или полное перекрытие импульсов, формируемых формирователями 1 и 2. При частичном перекрытии последних и, если импульс формирователя

1 опережает импульс формирователя 2, по окончании импульса формирователя 1 схема устанавливается в состояние, соответствующее прохождению импульса по первому каналу, а по окончании импульса формирователя 2 — в состояние, соответствующее прохождению импульса по второму каналу. Аналогично срабатывает схема и в случае, когда импульс формирователя 1 отстает от импульса формирователя 2 при частичном перекрытии формируемых ими импульсов.

При выдаче формирователями 1 и 2 импульсов, полностью перекрывающихся во времени, то есть когда отстающий импульс (передний фронт начинается позже) заканчивается раньше опережающего импульса (передний фронт начинается раньше) после окончани» импульса формирователя, выдавшего опережающий импульс, произойдет установка схемы в состояние, соответствующее прошедшему отстающему импульсу.

Формула изобретени я стройство для получе..ия разностной частоты двух импульсных последовательностей, имеющее два канала, каждый из которых со1О держит формирователь, вход которого подключен к источнику входного сигнала, а выход— через элементы И и ИЛИ к одному входу триггера блока запрета, и через инвертор, другие элементы И и ИЛИ вЂ” ко второму вхо15 ду триггера блока запрета и ко входу триггера памяти, выход которого соединен со входом элемента И блока запоминания, выход которого подсоединен ко входу триггера блока запоминания и к другому входу элемента

ИЛИ блока запрета, а через инвертор соединен со входом элемента совпадения, другой вход которого подключен к выходу триггера блока запрета, и со входом элемента И канала, отличающееся тем, что, с целью повы25 шения разрешающей способности и расширения частотного диапазона работы, в каждый канал введены элемент ИЛИ, дополнительный инвертор и дополнительный триггер, один вход которого подключен к второму выходу

30 триггера памяти, другой вход соединен с выходом триггера блока запоминания, третьим входом элемента совпадения, третьим входом элемента И блока запрета и вторым входом элемента И другого канала, а выход соедиÇ5 пеп со вторым входом элемента И блока запоминания и третьим входом элемента И канала, выход которого подключен ко входу упомянутого дополнительного элемента ИЛИ, выход которого соединен со

40 вторым входом триггера памяти, а другой вход подключен к выходу элемента совпадения и ко входу упомянутого дополнительного инвертора, выход которого подключен к третьему входу элемента И блока запоминания.

508921 "

Составитель Н. Баринова

Техред Г. Андреева

Редактор Н. Коляда

Корректор О. Тюрина

Типография, пр. Сапунова. 2

Заказ 1034/20 Изд. № 1226 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5