Устройство для умножения двух последовательностей импульсов

Устройство для умножения двух последовательностей импульсов

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (II) 5}0786

ИЗОБРЕТЕНИЯ (!;©Я т 1 ЯЯДЕТЯЛ6 СД

Сова Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.01.74 (21) 1987301/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 15.04.76. Бюллетень ¹ 14 (51) Л!. Кл.-" Н 03К, 23/00

G 06F 7/52 тосударственный комитет

Совета тиинис1ров СССР по делам изобретений и открытий! ! (53) УД1 621.374.4 (088.8) Дата опубликовантгя описания 31.03.76 (72) Автор изобретения

5. В. Чистяков (71) Заявитель (54) УСТРОЙСТВО

ДЛЯ УМНО)КЕНИЯ ДВУХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

ИМПУЛЬСОВ

Изобретение может быть использовано в системах автоматики и вычислительной техники.

Известно устройство для умножения двух последовательностей импульсов, содержащее суммирующий и вычитающий счетчики, триггеры, схемы совпадения и собирательную схему на выходе.

Однако известное устройство обладает низкой точностью умножения и не обеспечивает равномерного распределения по времени выходных сигналов.

С целью повышения точности умножения и получения равномерного распределения по времени выходных сигналов в предлагаемое устройство введены генератор импульсов, подключенный через первую схему совпадения к входу суммирующего счетчика, умножитель частоты, вход которого подключен к клемме одного из источников умножаемого сигнала, а выход — через вторую схему совпадения к входу вычитающего счетчика и регистр памяти, входы и выходы которого через группы схем совпадения соединены соответственно с разрядными выходами и входами суммирующего и вычитающего счетчиков, при этом вход установки суммирующего счетчика через третью схему совпадения соединен с клеммой второго

;тсточника умножаемого сигнала, к которой подключены также вход регистра памяти и один из входов собирательной схемы, другой вход которой соединен с выходом вычитающего счетчика, вход которого через вторую схему совпадения, триггеры и четвертую схему совпадения подключен к клемме второго источника умножаемого сигнала п к клемме источника разрешающего сигна",à, соединенной через третью схему совпадения и триггеры с входом первой схемы совпадения, а через ос10 тальные схемы совпадения и триггеры«с выходом умножителя частоты и с третьим Входом собирательной схемы.

На чертеже представлена функциональная схе»a предлагаемого устройства для умноже15 ния двух последовательностей импульсов.

Устройство состоит пз суммирующего счетчика 1, вычитающего счетчика 2, генератора 3 импульсов эталонной частоты, умножителя 4 частоты следования импульсов, регистра па20 мяти 5, триггеров 6 — 10, схем совпадения

11 — 20, собирательной схемы 21, элементов задержки 22 — 25, клемм 26 и 27 двух источумпожаемых c .II H2 "Ios, K;ielflifbI 28 точника разрешающего сигнала и выходной

25 клеммы 29.

Устройство работает следующим образом

Входные сигналы первой последовательно сти импульсов с частотой следования FI no. даются на клемму 26, а сигналы второй после.

30 довательностп с .астотой F.— на клемму 27. о10786

Далее сигналы с частотой F> умножаются на коэффициент умножения п с помощью умножителя частоты. Сигналы умноженной последовательности F> и подаются на вход схемы совпадения 12, а сигналы с частотой Fq — на вход схемы совпадения 15, В исходном состоянии счетчики 1 и 2, регистр памяти 5 и триггеры обнулены.

В момент t на клемму 28 подается разрешающий сигнал, при этом первый после момента / импульс, подаваемый на клемму 27, проходит через схему совпадения 15, переводит триггер 8 в единичное состояние, а также проходит на выход устройства (на выходную клемму 29) через собирательную схему 21, в результате чего открывается схема совпадения

11, а на вход суммирующего счетчика 1 проходят импульсы заполнения периода с выхода генератора 3 импульсов. С поступлением на клемму 27 следующего (второго после подачи разрешающего сигнала) импульса информация, накопленная в суммирующем счетчике 1, характеризующая код периода частоты F, передается через схемы совпадения 13 в регистр памяти 5 и вычитающий счетчик 2, где запоминается, а суммирующий счетчик 1 обнуляется. Необходимый временной сдвиг между моментами передачи информации и обнулением суммирующего счетчика 1 осуществляется с помощью элементов задержки 24 и 25.

Далее процесс повторяется. С приходом каждого последующего импульса из последовательности с частотой следования F импульс проходит на выход устройства, кроме того, осуществляет обнуление регистра памяти 5, а также передачу накопленной в суммирующем счетчике 1 информации о периоде частоты следования F в регистр памяти 5.

Сигналы на вход вычитающего счетчика 2 подаются с задержкой на один период частоты следования сигналов, подаваемых на клемму

27. Это необходимо для нормального фуnкционирования устройства, так как в первый период частоты следования F> определяется код периода, информация о котором далее используется для получения импульсной последовательности произведения двух частот. Для осуществления подачи сигналов на вход вычитающего счетчика 2, начиная с момента подачи второго после разрешающего сигнала импульса из последовательности с частотой F, служит схема, состоящая из триггеров 6 и 7, схем совпадения 16 и 17 и элемента задержки 22.

После подачи разрешающего сигнала на клемму 28 в момент t первый после момента

1 сигнал из импульсной последовательности с частото" F проходит на выходы схем совпадения 15 и 16, при этом с выхода схемы совпадения 15 on поступает через элемент задержки

22 на счетный вход триггера 6, переводя его из нулевого в единичное состояние.

Очевидно, что сигнал с выхода схемы совпадения 16 не проходит на выход схемы совпадения 17, так как отпирающий сигнал с триггера 6 подается а ее вход с задержкой

>r

56 за счет элемента задержки 22: При поступлении следующего сигнала на клемму 27 сигнал с выхода схемы совпадения 16 проходит на выход схемы совпадения 17, переводя триггер

7 в единичное состояние. В результате открывается схема совпадения 12 и на вход вычитающего счетчика 2 начинают подаваться импульсы с выхода умножителя частоты 4 с частотой следования F n (где n — коэффициент умножения). С переводом триггера 7 в единичное состояние схема совпадения 16 запирается для сигналов, подаваемых на клемму

27. Для получения информации о произведении в течение первого периода частоты F> служит схема, состоящая из схем совпадения 18—

20, триггеров 9, 10 и элемента задержки 23.

После подачи разрешающего сигнала на клемму 28, прохождение импульса с клеммы

27 через схему совпадения 15 и перевода триггера 8 в единичное состояние на выход схемы совпадения 18 проходит сигнал с выхода генератора 3, с выхода которого одновременно импульс подается на вход схемы совпадения 19.

С выхода схемы совпадения 18 сигнал через элемент задержки 23 проходит на счетный вход триггера 9, переводя его в единичное состояние, при этом открывается схема совпадения 20, на ее выход проходят сигналы с выхода умножителя 4 частоты. Сигналы далее через собирательную схему 21 подаются на выходную клемму 29 устройства, образуя первые сигналы произведения двух частот.

Количество импульсов с выхода умножителя 4, содержащихся в периоде сигналов с выхода генератора 3 импульсов соответствует необходимому количеству импульсов в результирующей последовательности за интервал времени, соответствующий периоду частоты. Э го возможно за счет того, что частоты следования импульсов с выходов умножителя частоты и генератора 3 импульсов находятся в соответствующем соотношении. При поступлении следующего сигнала с выхода генератора 3 срабатывают триггеры 9 и 10, в результате чего запираются схемы совпадения 18 — 20 подача импульсов с выхода умножителя 4 частоты на выход устройства прекращается, что необходимо для нормального функционирования устройства.

Сигналы с выхода вычитающего счетчика 2 через собирательную схему 21 подаются на выходную клемму 29, образуя последовательность импульсов, характеризующую произведение двух частот, а также на управляющие входы схем совпадения 14. В результате этого информация о коде периода сигнала с частотой F>, заполненная в регистре памяти 5, передается через схемы совпадения 14 в вычитающий счетчик 2, образ я его исходную уставку.

Таким образом, в зависимости от величины кода периода а выходе вычитающего счетчика 2 устанавливается определенная частота импульсов, характеризующая произведение двух частот. Чем больше и" ðèîä частоты Fz, 510786

Формула изобретения

Составителв Т. Афанасвева

Текред Т. Зимина

Корректор Е. Рожкова

Редактор Т. Янова

Заказ 1165/16 Изд. М 1281 Тираж 1029 Под:и снос

ЦНИИПИ Государственного комитета Совета 11ш::строп СГСР по делам изобретений и откргятий

113035, Москва, )К-35, Раушская наб., д. 4 5

Типография, пр. Гаиуиова, 2 тем больше коэффициент пересчета вычитающего счетчика 2 и тем меньше частота следования импульсов на его выходе, что и необходимо на трактике, при этом обеспечивается необходимая равномерность выходной последовательности. Каждый последующий импульс частоты F2 осуществляет периодически сброс старой информации в регистре 5 и запись информации о новом периоде.

Устройство для умножения двух последовательностей импульсов, содержащее суммирующий и вычитающий счетчики, триггеры, схемы совпадения и собирательную схему на выходе, отлич а ющееся тем, что, с целью повышения точности умножения и получения равномерного распределения по времени выходных сигналов, в него введены генератор импульсов, подключенный через первую схему совпадения к входу суммирующего счетчика, умножитель частоты, вход которого подключен к клемме одного из источников умножаемого сигнала, а выход — через вторую схему совпадения к входу вычитающего счетчика, и регистр памяти, входы и выходы которого через группы схем совпадения соединены соответственно с разрядными выходами и входами суммирующего и вычитающего счетчиков, при этом вход установки суммирующего счетчика через третью схему совпадения соединен с клеммой второго источника умножаемого сигнала, к которой подключены также вход регистра памяти и один из входов собирательной схемы, другой вход которой соединен с выходом вычитающего счетчика, вход которого через вторую схему совпадения, триггеры и четвертую схему совпадения подключен к клемме второго источника умножаемого сигнала и к клемме источника разрешающего сигнала, соединенной через третью схему совпадения и триггеры с вхо20 дом первой схемы совпадения, а через остальные схемы совпадения и триггеры — с выходом умножителя частоты н с третьим входом собирательной схемы.