Устройство синхронизации по циклам

Устройство синхронизации по циклам

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i i1 5l 0797

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 29.11.71 (21) 1718790/26-9 (51) М. Кл. H 04L 7/08 с присоединением заявки М

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15.04.76. Бюллетень Ко 14

Дата опубликования описания 25.05.76 (53) УДК 621.394.662 (088.8) (72) Авторы изобретения

М. Н. Колтунов, Г. В. Коновалов и 3. И. Лангуров (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ

Изобретение относится к технике обработки информации и может быть использовано в системах с импульсно-кодовой модуляцией, а также в системах передачи дискретных сообщений.

Известно устройство для синхронизации по циклам, содержащее два регистра сдвига, выходы разрядов каждого из которых подключены через последовательно соединенные дешифратор и решающий блок к формирователю импульсов, причем вход устройства соединен со вторым входом решающего блока, а выход формирователя импульсов подключен к установочным входам разрядов обоих регистров сдвига. Недостатком такого устройства является большое время вхождения в синхронизм.

Для сокращения времени вхождения в синхронизм при произвольном распределении синхрогруппы любого вида по позициям цикла в предлагаемом устройстве между выходами регистров сдвига с одной стороны и их входами с другой стороны включен преобразователь кода, который дополнительно соединен с выходом решающего блока, а также со входом устройства непосредственно н через последовательно соединенные олок выделения команд и блок коммутации, выход которого одновременно подключен к дополнительному входу дешифратора.

На чертеже дана структурная электрическая схема описываемого устройства.

Устройство содержит подключенные к его входу регистры 1 и 2 сдвига, между выходами которых с одной стороны и входами с другой стороны включен преобразователь 3 кода.

Выходы разрядов 1-1 — 1-гг и 2-1 — 2-гг, где гг — число разрядов, каждого из регистров сдвига подключены через последовательно

10 соединенные дешифратор 4 и решающий блок

5 к формирователю 6 импульсов. Вход устройства соединен со вторым входом решающего блока 5, а выход формирователя 6 импульсов подключен к установочным входам разря15 дов 1-1 — 1-H н 2-1 — 2-гг обоих регистров сдвига. Преобразователь 3 кода дополнительно соединен с выходом решающего блока

5, а также со входом устройства непосредственно и через последовательно соединенные

20 блок 7 выделения команд и блок 8 коммутации, выход которого одновременно подключен к дополнительному входу дешифратора 4. Выход дешифратора 4 соединен с выходом устройства.

25 Устройство работает следующим образом.

На вход устройства поступает сигнал, в котором с частотой следования циклов на сннхропозициях повторяются детерминированные символы синхросигнала. На остал ных (ин30 формационных) позициях циклов символы

510797 сигнала появляются случайно. Общее число позиций каждого цикла входного сигнала и число разрядов 1-1 — 1-и и 2-1 — 2-и в каждом из регистров 1 и 2 сдвига одинаково.

Символы входного сигнала поступают нз преобразователь 3 кода и вместе с символами с выходов регистров 1 и 2 образуют трехзначные комбинации параллельного кода. В преобразователе 3 эти комбинации перекодируются в двухзначные комбинации параллельного кода, которые затем продвигаются по регистрам сдвига. Таким образом, каждая двухзначная комбинация с выхода преобразователя 3 поступает снова íà его вход через цикл.

Перекодирование в преобразователе 3 осуществляется так, что детерминированным символам синхросигнала соответствуют определенные двухзначные комбинации на его выходе, а случайно появляющимся символам на информационных позициях входного сигнала — другие двухзначные комбинации. Подключенный к выходам разрядов 1-1--1-п и 2-1 — 2-п регистров сдвига дешифратор

4 дешифрирует комбинации, соответствующие синхросигналу. На основе сравнения входного сигнала и сигнала с выхода дешифратора решающий блок 5 выносит решение о наличии или отсутствии синхронизма по циклам.

В режиме синхронизма по циклам сигнал " выхода решающего блока 5 устанавливает такой режим преобразователя 3, при котором двухзначные комбинации с выходов последних ячеек регистров 1 и 2 сдвига преобразуются в выходные двухзначные комбинации преобразователя 3 независимо от символов сигнала на входе устройства.

В случае отсутствия синхронизма по циклам сигнал с выхода решающего блока 5 переводит преобразователь 3 в режим перекодирования трехзначных комбинаций параллельного кода в двухзначные. Одновременно по сигналу с выхода решающего блока 5 формирователь 6 импульсов в начальный момент поиска синхронизма устанавливает все разряды

1-1 — 1-и 1I 2-1 — 2-п регистров 1 и 2 в исходное состояние.

В процессе поиска синхронизма по циклам на выходе преобразователя 3 образуются определенные двухзначные комбинации, соответствующие детерминированным символам синхросигнала, и другие двухзначные комбинации, соответствующие случайно появляюцимся информационным символам. Дешифратор 4 обнаруживает комбинации, соответствующие синхросимволам, и определяет таким образом временное положение синхропозиций во входном сигнале. В результате сравнения входного сигнала и сигнала с выхода дешифратора 4 решающий блок 5 определяет мо10 мент завершения процесса поиска и переводич устройство в установившийся режим поддержания синхронизма по циклам.

Блок 7 выделения команд и блок коммутации 8 служат для перестройки дешифратора 4

15 и преобразователя 3 при изменении распределения символов синхросигнала по позициям цикла, изменении числа синхросимволов, передаваемых в каждом цикле, или каком-либо другом изменении характера передачи синхро20 символов в импульсно-кодовом сигнале.

Команда об изменении характера передачи синхросигнала выделяется в блоке 7, и по сигналу с его выхода блок 8 коммутации осуществляет необходимую перестройку дешиф25 ратора 4 и преобразователя 3.

Формула изобретения

Устройство для синхронизации по циклам, 30 содержащее два регистра сдвига, выходы разрядов каждого из которых подключены через последовательно соединенные дешифратор и решающий блок к формирователю импульсов, причем вход устройства соединен со вторым

35 входом решающего блока, а выход формирователя импульсов подключен к установочным входам разрядов обоих регистров сдвига, о тл и ч а ю щ е е с я тем, что, с целью сокращения времени вхождения в синхронизм при

40 произвольном распределении синхрогруппы любого вида по позициям цикла, между выходами регистров сдвига с одной стороны и их входами с другой стороны включен преобразователь кода, который дополнительно соеди45 нен с выходом решающего блока, а также со входом устройства непосредственно и через последовательно соединенные блок выделения команд и блок коммутации, выход которого одновременно подключен к дополнительному

50 входу дешифратора.

5I0797

Составитель Г. Теплова

Техред T. Лященко

Редактор А. Пейсоченко

1;орректор А. Дзесова

Типография, пр. Сапунова. 2

Заказ 1!08/9 Изд. М 1264 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Мшшстрои СССР по делам изобретешш и открытий

113035, Москва, Ж-35, Раушская наб., д. 4, 5