Однородная логическая структура

Однородная логическая структура

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИНА

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву(22) Заявлено25.04.74 (21) 2018621/24 с присоединением заявки N (23) Приоритет— (43) Оиубликовано25.04.76. Бюллетень No 15 (45) Дата опубликования оиисаиин07.07.77 (51) М. Кл

Ст 06 F 7/00

Государственный комитет

Соввтв Министров СССР оо делам изобретений и открытий (53) УДК 681.3 (088.8) (72) Автор изобретения

И. П. Егоров (71) Заявитель

Московский ордена Трудового Красного Знамени инженерно-строительный институт им. В. В. Куйбышева (54) ОДНОРОДНАЯ ЛОГИЧЕСКАЯ СТРУКТУРА

Изобретение относится к вычислительной технике и автоматике и предназначено для реализации логических функций.

Известна однородная логическая структура для реализации логических функций, выполненная в виде однородной матрицы из одинаковых элементов, каждый из которых выполнен на последовательно соединенных полевых транзисторах, сток первого транзистора каждого из элементов соединен с щ шиной источника питания, первые входы всех элементов столбца матрицы соединены с соответствующей вертикальной шиной, выходы всех элементов каждой строки матрицы со» единены с соответствующей горизонтальной 15 шиной, подключенной к соответствующему резистору, второй вход каждого элемента матрицы соединен с соответствующей диагональной шиной, элементы неравнозначности.

Известные устройства характеризуются 2р сравнительно большой сложностью, объясняющейся наличием у элементов обособленных настроечных входов, для управления которыми требуется специальная встроенная память . 25

Целью изобретения является упрощение устройства для реализации логических функций °

Это достигается тем, что в предлагаемом устройстве затвор первого транзистора каждого элемента матрицы соединен со вторым входом этого элемента, затвор второго транзистора соединен с первым входом того же элемента, исток второго транзистора соединен с выходом этого элемента, каждая гори зон« тальная шина, кроме первой, соединена с первым входом соответствующего элемента неравнозначности, выход которого соединен со вторым входом элемента неравнозначности последующей строки, первая горизонтальная шина соединена со вторым входом элемента неравнозначности второй строки.

На фиг. 1 показана предлагаемая структура; на фиг. 2 — элемент матрицы на двух полевых транзисторах.

Однородная логическая структура реализует функции от и переменных к х ... К

2" П> содержит. вертикальные шины, на которых присутствуют инверсные значения переменных Х, Х ... Х„, а также i оризонтальные

511588 шины 1 и диагональные шины. Каждый элемент 2 матрицы состоит из двух последовательно соединенных МОП-транзисторов (см. фиг. 2).

Каждая горизонтальная шина 1 соединена с элементом неравнозначности 3, реализующим функцию сложения по модулю два, а также с резистором 4.

Устройство реализует требуемро функцию в каноническом виде на основе Разложения ® членов функций по Жигалкину, которые, например, для И = 4 записываются следующим образом:

1 = С +Х,С С Х +С4 Х + С Х4+С Х Х +С Х Х +

С Х Х4+ Ся Х Х СщХ Х4 С Х Х4 СцХ " Х

Х Х4+С Х Х Х4 С Х ХтХ

;де С=О,1 - константа нУль или единица.

На диагональных шинах присутствует оп- щ ределенная комбинация констант нуля и единицы, остающаяся неизменной при реализации различных функций заданного числа переменных. Эта комбинация констант О" и "1 на диагональных шинах для и =4 приведена на йк ,фиг. 1. Для реализации требуемой функции на определенные входы 5 матрицы подаются константы С=1 в виде отрицательного напряжения источника .питания. Таким образом, на горизонтальных шинах 1 реализуются ЭО требуемые члены разложения по Жигалкину, Между этими членами с помощью элементов

3 выполняется операция сложения по модулю два, результат которой есть значение f,.

Формула изобретения

Однородная логическая структура, содержащая матрицу элементов, каждый из которых выполнен на последовательно соедйненных полевых транзисторах, сток первого транзистора каждого из элементов соединен с шиной источника питания, первые входы всех элементов каждого столбца матрицы соединены с соответствующей вертикальной шиной, выходы всех элементов,. каждой строки матрицы соединены с соответствующей горизонтальной шиной, подключенной к соо> ветствующему резистору, второй вход каж-, дого элемента матрицы соединен с соответствующей диагональной шиной, элементы неравнозначности, отличающаяся тем, что, с целью упрощения устройства, затвор первого транзистора каждого элемента матрицы соединен со вторым входом этого элемента, затвор второго транзистора соединен с первым входом того же элемента, исток второго транзистора соединен с выходом этого элемента, каждая горизонтальная шина, кроме первой, соединена с первым входом соответствующего элемента неравнозначности, выход которого соединен со вторым входом элемента неравнозначности последующей строки, первая горизонтальная шина соединена со вторым входом элемента неравнозначности второй строки.

511588

sf

45/я

Ъ

III ÈÈ! I11 Заказ 1318/1Э54

Тираж 864 Подпнснае

Фи;:и е н I I I1! I" Г1 а тент, г. Ужгород. уп. Проектння,-3