Система передачи синхронных двоичных по кабельным линиям связи

Система передачи синхронных двоичных по кабельным линиям связи

Иллюстрации

Показать все

Реферат

 

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ и АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сотоа Советскин

Социалистических

Республик (11) g//gj$ (61) Дополнительное к авт. свид-ву (22) Заявлено 2 9.01.74(21) 1996623126 9 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 25.04.76.Бюллетень №15 (45) Дата опубликования описания 29.10.76 (51) M. Кл. Н 04L 7/00

Государственный комнтет

Совета Мнннстров СССР оо делам нэооретвннй н открытнй (53) УДК 621.391.5:621. .395.4(088.8) (72) Авторы Л. А. Черкасов, B. А. Коган, И. С. Усов, A. H. "тульман Л J Ярославский изобретения и В. Н. Сараев (71) Заявитель (54) СИСТЕМА ПЕРЕДАЧИ СИНХРОННЫХ ДВОИЧНЫХ СИГНАЛОВ

ПО КАБЕЛЬНЫМ ЛИНИЯМ СВЯЗИ

Изобретение относится к системам передачи синхронных двоичных сигналов, используемым в технике провоцной связи и, в частности, для перецачи синхронных двоичных сигналов по кабельным линиям связи городской телефонной сети (ГТС).

Известна система передачи синхронных двоичных сигналов по кабельным линиям связи, содержашая в передатчике задаюший генератор, соединенный с управляемым входом т0 исправляюшего блока, выход которого подключен к формирователю кода, и последовательно соециненные формирователь линейного сигнала и выходное устройство, а в приемнике — входное устройство, блок для фазовой и автоподстройки частоты и восстановитель временных интервалов.

Однако передаюшая часть известной системы кодирует входной синхронный двоичный сигнал таким образом, что "О" дво- gp ичного сигнала передаются в образованном линейном сигнале без изменения. Зто приводит к тому, что при увеличении длительности серии "О" в исходном двоичном сигнале ухудшается работа ФАПЧ, и следова- 5 тельно, понижается достоверчость передачи информации, При превышении длительности серии "О" пороговой величины связь нарушается полностью. Для подобной системы принципиальным является включение в схему системы набора удлинителей и многозвенного амплитудно-частотного корректора. При изменении длины линии связи необходимо проводить большой обьем эксплуатационных измерений и переключений. При изменении скорости передачи информации в линейном тракте необходима замена корректора.

Целью изобретения является повышение достоверности при перецаче дискретной информации, улучшение эксплуатационных характеристик системы.

Для этого в передатчик введены преобразователь длительности и преобразователь амплитуды двоичного сигнала, один из входов которого является информационным, причем выход задаюшего генератора подключен к входам для синхронизации преобразователя длительности и преобразователя амплитуды двоичного сигнала, один выход кото5 11714 рого подключен к информационным входам преобразователя длительности и исправляющего блока, при этом инверсный выход формирователя кода подключен к входам преобразователя длительности и преобразовате- 5 ля амплитуды двоичного сигнала, а прямой выход формирователя кода подключен к входу преобразователя амплитуды двоичного сигнала, другой выход которого подключен к входу выходного устройства, а выход ®О преобразователя длительности подключен к входу формирователя линейного сигнала, а в приемнике входное устройство подключено к входу усилителя-ограничителя, выход которого подключен к входам восстановителя временных интервалов и блока для фазовой автоподстройки частоты, при этом выход блока для фазовой автоподстройки частоты подключен к другому входу блока временных интервалов.

Преобразователь длительности выполнен в вице элемента ИЛИ и трех элементов

И-НЕ, причем входы элемента ИЛИ и первого элемента И-НЕ объединены, выход пер25 ваго элемента -HE через второй элемент

-HE подключен к входу третьего элемента И-НЕ, другой вход которого подключен к выходу элемента ИЛИ, при этом информационный вход и вход синхронизации подключены к объединенным входам элемента ИЛИ и первого элемента И-НЕ, а формирующий вход — к другому входу второго элемента

И-HE.

Преобразователь амплитуды выполнен в виде последовательно соединенных регистра сдвига, анализатора и управляемого делителя напряжения, к входу которого подключен выход источника питания, при этом анализирующие входы и вход для синхронизации преобразователя амплитуды подключены к входу анализатора, выход управляемого делителя напряжения является управляющим выходом преобразователя амплитуды, а один из выходов регистра сдвига является инфо .:. ационным выходом преобразователя амплитуды.

Изобретение пояснено чертежами.

На фиг. 1 приведена структурная электрическая схема системы; на фиг. 2 — вре- 5О менные диаграммы; на фиг. 3 - структурная электрическая схема преобразователя длительности; на фиг. 4 — преобразователя амплитуды.

Система передачи синхронных двоичных сигналов по кабельным линиям связи содержит передатчик, состоящий из исправляющего блока 1, формирователя кода 2, задающего генератора 3, выходного устройства 6 и преобразователя длительности 7; приемник, состоящий из входного уствойства 8, усилителя-ограничителя (УО) 9, блока для фазовой автоподстройк †:астоты (ФАПЧ) 10 и восстанови:. ::.ля ь|: ленных интервалов (ВВИ) 11.

Преобразователь длительности (ПД) 7 (см.фиг. 3) содержит элемент ИЛИ-12, первый элемент И-НЕ 13, второй элемент

И-HE 14 и третий элемент И-НЕ 15.

Преобразователь амплитуды (ПА) 4 (см. фиг. 4) содержит регистр сдвига (РС)

1 6, анализатор 1 7, управ,". -. лый делитель напряжения 18 и ижочник;итания 19.

Система работает следующи;,. образом.

На вход исправляющего блока, ИБ) 1 подается последовательность тактовых импульсов (см. фиг. 2, 20).

Синхронный двоичный сигнал (СДС) (см. фиг. 2, 21) подается на информационный вход преобразователя амплитуды 4, соединенный с вводом регистра сдвига

1 6, состоящего из четырех ячеек, каждая из которых сдвигает входной сигнал

21 на величину, где Т вЂ” длительность полупериода частоты задающего генератора 3 (см. фиг, 2, сигналы 22-25).

Выход второй ячейки регистра сдвига 16 является информационным выходом ПА 4-.

Сигнал 23 (см. фиг. 2), снимаемый с выхода ПА 4, подается на информационнъ и вход исправляющего блока (ИБ) 1, на управляющий вход которого подается последовательность тактовых импульсов ЗГ 3, синхронная с входным сигналом 21. Сиг нал с выхода ИБ 1 (см, фиг. 2, 26) подается на вход формирователя кода (ФК) 2, формирующего сигналь 27 и 28, управляющие полярностью импульсов в сигнале, поступающем в линию связи. Инверсный выход

ФК 2 (см. фиг. 2,28} соединен с формирующим входом преобразователя длительности ПД 7.

ПД 7 служит для того, чтобы преобразовывать входной двоичный сигнал, в котором длительность токовых и бестоковых состояний может принимать практически любые значения, в сигнал, длительность токовых или бестоковых состояний в котором ограничена величиной 3 Т (где длительность полупериода частоты ЗГ 3 .

Это преобразование позволяет сформировать сигнал, в котором незавЖимо от структуры входного двоичного сигнала всегда присутствует дискретная компонента тактовой частоты.

Временная диаграмма работы ПД 7 при— ведена на фиг. 2 (сигналы 29-34).

51171 ) ПД 7 работает следующим образом.

Поступающий на информационный вход

ПД 7 сигнал (см. фиг. 2,23) инвертируется. Над образованным сигналом (фиг. 2, 29) и последовательностью тактовых импульсов (см. фиг. 2, 20), поступающей на вход для синхронизации ПД 7, в элементе 13 производится операция И-HE.

Аналогичная операция производится в элементе И-НЕ 14 над выходным сигналом ® элемента И-HE 13 (см. фиг. 2, 31) и сигналом (см. фиг. 2, 28), поступающим на- формирующий вход ПД 7 с инверсного выхода ФК 2. На выходе элемента

И-HE 14 образуется сигнал (см. фиг. 2,33).

l5

В другом канале ПД 7 в элементе ИЛИ

12 производится операция ИЛИ над последователю ностью тактовых импульсов 20 и информационным сигналом 23. Сигналы с выхода элементов -HE 14 и ИЛИ 1г (см. фиг. 2, 33 и 32) поступают на::ходы двухвходового элемента И-НЕ 15. Образованный сигнал (см. фиг. 2, 34) является результатом преобразования исходного синхронного двоичного сигнала.

Преобразованный сигнал поступает на вход формирователя линейного сигнала (ФЛС) 5, с выходов которого прямой и инвертированный сигналы (см. фиг. 2, сигна30 лы 34 и 35) передаются на входы выходного устройства 6.

Величиной напряжения питания выходного устройства 6 управляет выходной сигнал

ПА 4. Исходный синхронный двоичный сиг35 нал (см. фиг. 2, 21) поступает на информационный вход ПА 4, соединенный с входом регистра сдвига 16. PC 16 состоит из четырех звеньев, каждое иэ которых сдвигает входной сигнал на половину пери40 ода тактовой частоты.

Сигналы от выходов всех ячеек PC 16 (см. фиг. 2, 22-25) и входной сигнал (см. фиг. 2, 21) подводятся к соответствующим формирующим входам анализатора 17.

На вход синхронизации ПА 4, соединенный с входом синхронизации анализатора 17, подается последовательность тактовых импульсов 20.

На входы ПА 4, анализирующие длительность положительных и отрицательных полярностей линейного сигнала, подаются сигналы с прямого и инверсного выходов ФК 2 соответственно (см. фиг. 2, 27 и 28).

Анализирующие входы ПА 4 являются соответствующими входами анализатора 17.

В результате взаимодействия поданных на входы анализатора 17 сигналов на его управляющих выходах образуются сигналы 48 и 49, которые подаются на соответствуюшие входы управляемого делителя напряжения (УДН) 18.

К питающему входу УДН 18 подключен источник питания 19. Сггнал 48 управляет величиной напряжения п тания на выходе

УДН 18 в течение вре .ени следования в линейном сигнале импу .ьсов с дюппельнсстью 27, а сигнал 49 управляет выходным напряжением УДН 18 в течение времею. следования в линейном сигнале импульсов с длительностью

Таким образом, напряжение на управляю шем выходе ПА 46 соединенном с выходом

УДН 18, приобретает вид, приведенный на фиг. 2, 50 (в относительных единицах).В результате подачи этого напряжения на вход питания выходного устройства 6, сигнал, передающий в линию связи, понучают вид кривой 51 (см. фиг. 2).

Выбор величины отношения 0 1 0 2 (см. фиг. 2, 51) проводится при помоши паспортных данных о длине используемой линии связи и табличных значений удельного затухания линии связи исцользуемого типа на частотах F Г,2; F

Ст ошение U L U берут

1 обратно пропорциональным отношению коэффициентов передачи линии связи на этих частотах.

Временные диафрагмы иллюстрирукмцие работу одного из вариантов реализации анализатора 17, приведеж на фиг. 2, кривые 36-49. (Этот вариант анализатора состоит иэ двух каналов. В первом происхс дит анализ длительности импульсов, передающихся отрицательной полярностью в линейном сигнале, а во втором — импульсов, передающихся положительной полярностью в линейном сигнале. На выходе анализатора

17 сигналы двух каналов объединяются.

Прошедший линию связи сигнал попадает на входное устройство приемника, а затем на усилитель-ограничитель 9. Применение УО 9возможно,,так как линейный сигнал имеет только два амплитудных сс стояния, несущих информацию.

С выхода УО 9 сигнал (см. фиг. 2, 52) направляется в блок ФАПЧ 10 для формирования при его помощи последовательности тактовых импульсов и в BBH 11.

В ВВИ 11 сигнал (см. фиг. 2, 52) дифференцируется, и импульсы (см. фиг.

2,54), соответствующие отрицательным фронтам сигнала 52, попадают на элемент совпацения, на другой вход которого подается последовательность тактовых импульс сов 53, сдвинутая на 90 . В результате

7 чего на выходе ВВИ 11 образуется сигнал

55, соответствующий инвертированному переданному двоичному сигналу. Эта последовательность импульсов может быть восстановлена в потенциальную форму. Таким образом, предлагаемое устройство позволяет повысить достоверность передачи дискретной информации по проводным линиям связи.

Это происходит вследствие того, что передающая часть системы формирует в линейном сигнале дискретную компоненту тактовой частоты, величина которой незначительно изменяется при изменении скважности входного синхронного двоичного сигнала.

8 разователя амплитуды двоичногс сигала, а прямой выход формировате.".-. кода подключен к входу преобразователя амп.- туды двоичного сигнала, другой . :х з-срого поцключен к входу выходного устройства, а выход преобразователя .,лительности подключеч к входу формирователя линейного сигнала, а в приемнике входное устройство подключено K входу усилителя-ограничителя.

10 выход которого подключен к входам восста новителя временных интервалов и блока для фазовой автоподстройки частоты, при этом выход блока для фазовой ав-.-подстройки частоты подключен к другому оцу блока временных интервалов.

1. Система передачи синхронных двоичных сигналов по кабельным линиям связи, содержащая в передатчике задающий генератор, соединенный с управляющим входом исправляющего блока, выход которого подклк чен к формирователю кода, и последовательно соединенные формирователь линейного сигнала и выходное устройство, а в приемнике — входное устройство, блок для фазовой автоподстройки частоты и восстановитель временных интервалов, о т л и ч а ющ а я с я тем, что, с целью повышения достоверности при передаче дискретной информации, улучшения эксплуатационных характеристик системы, в передатчике введены преобразователь длительности и преобразователь амплитуды двоичнОго сигнала, один из входов которого является информационным, причем выход задающего генератора подключен к входам для синхронизации преобразователя длительности и преобразователя амплитуды двоичного сигнала, один выход которого подключен к информационным входам преобразователя длительности

40 и исправляющего блока, при этом инверсный выход формирователя кода подключен к входам преобразователя длительности и преоб3. Система поп. 1 и п,2, отли— ч а ю ш а я с я тем, что преобразователь амплитуды выполнен в виде последовательно соединенных регистра сдвига, анализатора и управляемого делителя напряжения, ко входу которого подключен выход источника питания, при этом анализирующие входы и вход для синхронизации преобразователя амчлитуды подключены к входу анализатора, выход управляемого делителя напряжения является управляющим выходом преобразователя амплитуды, а один из выходов регистра сдвига является информационным выходом преобразователя амплитуды.

Формула изобретения

2. Система поп, 1, отли-. зшая с я тем что преобразователь,г †.-:тельности выполнен в виде элемента KlI> и трех элементов И-НЕ, причем входы элемента

ИЛИ и первого элемента И-НЕ объединены, выход первого элемента И-БЕ -;.эрез второй элемент И-HE подключен к входу третьего элемента И-НЕ, другой вход которого подключен к выходу элемента И 1И, прч этом информационный вход и вход синхронизации подключены к обьединенным входам элемента ИЛИ и первого элемента И-НЕ, а формирующий вход — другому входу второго элемента И-HE.