Устройство для моделирования нейрона

Устройство для моделирования нейрона

Иллюстрации

Показать все

Реферат

 

ВСЕСОЮЗНАЯ

1 /Ъ библиотека МЬА у п1 5I 2478

ОПИСАНИЕ

ИЗОБР ЕТЕ Н ИЯ

Союз Советских

Социалистических

Ресиублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 26.06.74 (21) 2037387j18-24 с присоединением заявки № (51) М. Кл. G 06G 7/60

Совета Министров CGCP

Ао данам изобретений н открытий

Опубликовано 30.04.76. Бюллетень № 16

Дата опубликования описания 09.06.76 (53) УДК 681.333(088.8) (72) Автор изобретения

В. Г. Пак (71) Заявитель

Ростовский ордена Трудового Красного Знамени государственный университет (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА

1осударстаенный комитет (23) Приоритет

Изобретение относится к устройствам мо делирования нервной системы и может быть использован в устройствах распознавания образов.

Известно устройство для моделирования нейрона, содержащее синаптические элементы, сумматор, пороговое устройство, состоящее из схемы сравнения, преобразователя напряжения в частоту, первого и второго интеграторов, формирователя выходных импульсов и формирователя сигнала управления сии апсом.

Недостатками этого устройства являются постоянство весовой связи на сумматоре и независимость характеристики преобразования нейрона от обстановки в окружающей среде или от состояния соседних элементов сети, которые собственно являются характеристикамии активного обучения, адаптации.

С целью увеличения точности моделирования устройство содержит аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапса, а выход подключен к первому входу блока сравнения, формирователь порога, входы которого соединены с входами блоков моделирования синапса, а выход формирователя порога подкгпочен к второму входу блока сравнения, и блок управления резисторным элементом, вход которого соединен с выходом второго интегратора, а выходы подключены к соответствующим входам блоков моделирования синапса. Блок моделирования спнапса выполнен в виде последовательно соединенных элементов за5 держки электронного блока согласования, буферного каскада и управляемого резисторного элемента, к другому входу которого подключен первый вход накопителя, причем выход буферного каскада соединен с вторым

10 выходом накопителя.

На чертеже изображена функциональная схема нейроноподобного элемента.

Устройство состоит из блоков моделирования 1, каждый из которых представляет собой элемент задержки 2, электронный блок согласования 3, буферный каскад 4, управляемый резисторный элемент 5 с накопителем 6, а также содержит аддптпвный сумматор 7, блок сравнения 8, преобразователь напряже20 ния в частоту 9, первый и второй интеграторы 10 и 11, блок управления синапсом 12, формирователь выходных импульсов 13, формирователь порога 14, блок управления резисторным элементом 15, источник питания 16 и

25 клемму 17 внешнего источника питания.

На вход блоков моделирования синаптических элементов, а именно на сигнальные входы электронного блока согласования 3, через элемент задержки 2 поступают входные сиг30 палы с выходов предыдущих блоков моделп512478 рования нейрона и в зависимости от активного состояния этих блоков входные сигналы, инвертированные (тормозной синапс) или неинвертированные (возбуждающий синапс), последовательно через буферный каскад 4 и управляемый резисторный элемент 5 пос!упают па аддитивный сумматор 7.

Просуммированные по амплитуде и знаку в блоке 7 входные сигналы далее поступают на блок сравнения 8, где они сравниваются с пороговым уровнем, и разностное напряжение поступает на преобразователь напряжения в частоту 9, выходные импульсы которого формируются в импульсы нормированной длительности в формирователе Bbixo Jrilblx импульсов 13 и являются выходом данного устройства.

Процессы внутренней пассивной адаптации по выходной реакции на входной сигнал про изводит первый интегратор 10, охватывающий отрицательной обратной связью преобразователь напряжения в частоту 9; второй контур обратной связи на интеграторе 11, являющемся памятью внутреннего состояния элемента, охватывает блок 9, интегратор 10 и через интегратор 11 второй контур обратной связи замыкается на блок сравнения 8. Здесь ÄIoooxoдимо соблюдение условия, что тп)) т1, где сп — постоянная времени второго контура oоратной связи (положительная обра Ilia» связь), т! — постоянная времени первого контура обратной связи (отрицате II !la!; обрат иая связь).

Таким образом, в случае неизменности во времени интенсивности входного возбуждающего сигнала, интенсивность выходной реакции элемента медленно пони>кается в зависимости от первото контура обратной сьязн, а увеличение возбудимости нейроноподобпого элемента после предшествовавшего периода активности или от частоты ее употребления в единицу времени моделирует второй контур обратной связи с постоянной времени.

Механизм активного обучения формируется блоком 15 управления резисторным э,1ементом и формирователем порога 14, которые„ дифференцируя самые активные синаптические элементы, согласовывают его с возбудимостью данного устройства. Вес связи сипапса (значение весового сопротивления) формируется на управляющем резисторном элементе 5 из суммы управляющих сигналов, пост;пающих из блока 15 управления резисторным элементом, и значения интенсивности входного сигнала, выделенного на накопителе 6.

Значение потенциала на выходе второго .контура положительной обратной связи (значение внутреннего состояния данного нейроноподобного элемента) с интегратора 11 усиливается и инвертируется блоком 15 управ Ie»I;;I резисторным элементом, осуществляющи ÄI общее интетральное регулирование всеми управляемыми резисторными элементами 5, а индивидуальное управление весом связи конкретного синапса дополнительно производится

65 накопительным элементом 6 в виде пакоплсIIIIH заряда энергии входных импульсов.

Таким образом, при поступлении на вхо,ы блокo! моделирования синапса (прп ощутимом большинстве возбуждающих или тормозIIi I v синапсов) импульсов большой интенсивности данное устройство генерирует имы л-сы соответственно большой интенсивности, которые при постоянстве суммарной входной иптецсивности уменьша!от вь!ходную частоту со скоростью, зависящей от постоя! -Ioli времени интегратора 10. При частой активации данного устройства интегратор 11 снижает порог возбуждения, т. е. при большой частоте задействования в сети устройства для моделирования нейрона увеличивается его возбудимость или готовность к последующей активации. И если и11тенсивность входных импульсов па всех сннапсах увеличивается, то значение внутреннего состояния устройства с выхода интегратора 11, инвертируясь в блоке 15 управления резисторным элементом, производит уменьшение весов связи всех синапсов интегрально. Итак, при больших интенсивностях входных импульсов на всех блоках 1 уменьшается проходимость сигнала интегрально по всем блокам и выделяются блоки с наибольшими интенсивностями входных импульсов с помощью накопителей 6.

Формирователь порога 14, суммируя потенциалы управления синапсов (возбуждающий или тормозной) па входе устройства или знака весовых коэффициент в синапсов предыду-!

II Hx нейронов, (>op ibiiiph ет значение iiopo! a IIO входу, которое поступает на блок сравнения 8 и складываясь по абсолютной величине со значением потенциала внутреннего состояния нейрона с выхода интегратора 11 формирует пороговый (нулевой) уровень управляемого генератора. Такое формирование порогового уровня позволяет B сечи из пейроноподобных элементов поддерживать число возбужденны, элементов в допустимых преде Iax, ВЛОК:IIPc IIË! IIIIII С. 1Нc;IIСОМ ) 2 фОРМИРУPT С разност!1ых сигналов уровня opo-а и потенциала на адд,"1тивнсм с мматор" 7, поступающих с блока срав! ения 8, 1..тен1„:!ал управления активным сос * о!!пиеа: (возб сжденного илп заторможенного) си IaIlca данного пo éðo!Ioïодобпого элемента, pci ствляюцегося на другис подобные устройства .;ейронной сет:i.

С целью поддержания в ди11ам!гческом диапазоне эпергети еских характеристик устройства, чтобы пе было перенасыщения возбуждения или торможения по выходной реакции элемента, питание блоков 8, 9, 10, 11 и зов мировате.!H выходных имп1 льсов 13 oc) ществляется от емкостного источника питания ! 6, которое во время «молчания» устройства аккумулируется от внешнего источника питания 17, а во время генерирования импульса разряжается, и в режиме достижения максимальнои частоты он может обесточиваться илп истощаться.

Ф о р мул 2 и 3 о б Jl o с I l II;l

Составитель Л. Горская

Текред А. Камв!шникова

Редактор В. Булдаков

Корректор Т. Гревцова

Зака" 1523, б Изд. ¹ 1287 Тираж 882 Подписное

Ц11И11ПИ Государственного комитета Совета Министров СССР ио делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4, 5 ииографии, пр. Сапунова, 2

1. Устройство для моделирования нейрона, содержащее последовательно соединенные блок сравнения, преобразователь напряжения в частоту, первый и второй интеграторы, причем Выход псРВОГО IIIITOI P2TQ)) 2 II«I! :110 Io!1 1:. другому входу прсобра!зовате;и напряжения в частоту, выходы блока сравнения подключены к входам блока управления синапсом, источник питания, соединенный с формирователем выходных импульсов, и блоки моделирования синапса, отличающееся тем, что, с целью увеличения точности моделирования, оно содержит аддитивный сумматор, входы которого соединены с выходами блоков моделирования синапса, а выход подключен к первому входу блока сравнения, !1)ор1!ироватсль порога, вхо;ll)l КС) ВOPOI O СОСДIПIЕ1!Ы С ВХОД2МН И, 101 Он К!Оделирования с11112IIc2, 2 выход формирователя порога подключен к второму входу блока сравнения, и блок управления резисторным

5 элементом, вход которого соединен с выходом

Второго интегратора, 2 выходы подключены к соотвстству!Ощпм в. одам б701 oII моделпроваНПЯ CHH 2ПС 11.

10 2. Устройство по п. 1, отл и ч а ю щеес я тем, что блок моделирования синапса выполнен в виде последовательно соединенных элементов задержки электронного блока согласования, буферного каскада и управляемого ре15 зисторного элемента, и другому входу которого подключеH первый выход накопителя, причем выход буферного каскада соединен с вторым выходом накопителя.