Инжекционный элемент памяти

Инжекционный элемент памяти

Иллюстрации

Показать все

Реферат

 

Сотоз Советских

Социалистическин

Республик ()) 5 1 339 1

К АВТОРСКОМУ СВИДИТВЛЬСХВУ (6l) Пополяительное к авт. свнд-ву

Ф ,(5l) M. (л @11 © ) > г,. () З-нявлено25.01.74 (2) )1993013 /18-24

Ф с присоединением заявки №Гасударственный комитет

Ваввтв Министров ССГр аа делам изобретений н открытий (23) 11риоритет(43) Опубликовано 05.05.76.Бюллетень № 1 7 (45) Дата опубликования описания 12,05,76 (72} Авторы изобретения A. С. »резин, И. И. Кимарский, Е. М. Онищенко н А. С. Фелонии (71) Заявитель (54) И Н ЖЕКЦИОННЫ Й ЭЛЕМЕНТ ПАМЯТИ

Целью изобретензтя является повышение надежности работы элемента памяти при

Изобретение относится к области интег ральных запоминающих устройств.

Известны инжекнионные элементы памяти. В известных элементах бистабильную ячейку образуют два работающих в инверсном режиме л-р-тт транзистора, коллекторы которых подключены,к адресной шине, первый эмиттер первого п-P- и трайзнстора подключен к базе второго, эмнттер вторэго - к базе первого,- ет;второй эмиттер первого Ф+атранзист ра подключен к шине Считывания, и два р-тфтранзистора, коллектор каждого из которых подключен к эмиттеру соответствующего тт-р-птранзистора, базы - к адресной шине, а эмиттерык шине питания. Для записи информации используются дополнительные эмиттеры в

Ф- .й транзисторах или другие компоненты.

Однако такие элементы памяти недос таточно надежны и требуют для вперацни записи большой импульсной- мощности.

2 записи информации и снижение потреблят мой при записи мощности.

Эта цель достигается путем ввепетптя резистора, включенного. между эмиттера ми р-тт-Р транзисторов, причем эмиттер второго р-и-Р транзистора подключен к первой шине записи, и допалнительного

Р- > -Р транзистора, база которого под ключена к адресной шине, эмиттер - ко второй шине записи, коллектор - к коллет, тору первого -и-р транзистора, а также тем, что резистор выполйен в виде ему терного слоя р-тт-р транзистора.

На чертеже представлена принпипиальц ная схема ийжекпионного элемента памяти.

Запоминающий элемент состоит из трех -тт-р транзисторов с продольной-otp рой, двух тт-р-тт транзисторов, одни нз котеi рых имеет два эмнттера, н резистор,ов,, рв Эмиттер тт-P транзистора 1 подключен кt ", первой шине записи 2, база: ко входу вы борки 3, коллектор - к первой узловой тощ, ке 4. Эмиттер р-и- транзистора 5 подклто чен через резистор 6 к первой шине записи ю

26,, 2, база - ко входу выборки 3, коллектор

91 . 4 уровня, превышающего ие 2-3, потенциал: . и«вы 2. Тогда ио«лватср«ыа та« .астр««» звотора 8 будет в 10-20 раз больше, чем коллекторный ток транза:тора 1, и произоВдет переключение влемента, поскольку инверсный коэффициент усиления и фч транзиоторов не превышает обычно 3-5.

При считывании информации одновремен- . но с импульсом тока на адресной щине необходимо повысить до одного уровня потек» пиалы на обеих шинах записи. При этом коллекторные токи Р-Ф- ф транзисторов 1 и 8 равны и много больше, чем коллекторный ток тЖ транзистора 5. Потенциал на: шине считывания 12 в зависимости от хранимой в элементе информации возрастает до разных уравией,. что фиксируется усилителем считывания.

>133

В режиме хранения информации íà tiepвой шине записи 2 поддерживается положи!

5 тельный потенциал, превышающий не менее чем на 2тЧ потенциал на второй шине записи 8. К адресной шине 3 подключен нагрузочный элемент с большим внутренним сопротивлением, определяющий величину тока, протекающего через елемент,памяти.

Сопротивление резистора 6 выбрано таким, чтобы в этом режиме падение напраке- ння на, нем было много меньше, чем J

tri g . На шине считывания поддерживается такой потенциал, при котором подклю- ченный к ней эмиттерный переход й-Р-11 транзистора 11 был бы смещен в обратном направлении нли слабо смещен в прямомна правлении, 30

При выборке элемента резко уменьшает ся внутреннее соцротивление нагрузочного элемента, и протекающий через элемент памяти так сильно возрастает. Если при етом разница потенциалов, существовавшая в ре» ® жиме хранения .на шинах записи, сохраняет» ся, то в элементе открывается Ф.ф- а ч ран эистор 11, так как нзэа возросшего паде ния напряжения на резисторе прямое смещв» нне на эмиттерном переходе ) в+гранзисто;-, О

ps S заметно меньше, чем на вмиттерном переходе транзистора l, а следовательно, сильно разливаются их коллекторные токи, Гакам образом, осуществляется запись,1.

Для залиси О" необходимо при выборке

QosblcNTb потенциал на шине записи 9 до

3 ) ко второй узловой то цсе 7>314 hpg»ï «р транзистора H,òöèïþ÷eè ко второй шине записе О, база - ко входу выборки 3, копЖктор коаторойуэловойточке 7. Эмитфвр одноэмиттерного g -ф-втранзистора 1 0;

"псдключек к первой точке 4, база - ковторой узловой точке 7, коллектор - ко входу выборки 3, Коллектор двухэмиттерного а-р-и транзистора 11 подключен ко вхсьду выборки 3, база - к первой узловой щ, точке 4, эмнттер -. ко второй узлоаМ точ ке 7, а другой эмиттер- к шине считывания 12, Формула изобретения б °"

1, Инжекционный элемент памяти, со держащий первый и второй й-р-и-транэисто ры, коллекторы которых подключены к ад рвсной шине, первый эмиттер первого п- -Фтранзистора подключен к базе второго, эми-, ттвр второго - к базе первого, а второй вмиттер цервого п-)-п -транзистора подключен к шине считывания, и первый и второй

Р-13-f-òðàûàèñòopû, коллектор каждого из которых подключен к эмиттеру соответст вующвгоИ-р-йтранэистора, бады - к адрес иой шине, отличающийся "жм,, что, с целью повышения надежности работы элемента а снщкеиия потребляемой при эа циси мсииноач,и, ои содержит резистор, включенный между эмиттерами р-п-р.транзистороа

Причем .эмиттер второго Р-и- щранзистора подк,шочен к первой шине записи, и допол нитвльный р-п-р-транзистор, база которого пощицочена к адресной шине, .эмиттвр ко второй шине записи, а коллектор - к кы» лектору первогоР-а-р.транзистора.

Ячв . Ъюмент памяти по п. 1, о т л и» ч а ю ш и и с я тем, что резистор вы полнен в виде эмиттерного слоя P-n-рчран зис тора.,цнийпи Заказ 405/21 Тираж 723 Подписное . филиал ППЛ Патент, Г, Ужгород, ул. Прои(тали,