Устройство для обнаружения неисправностей

Устройство для обнаружения неисправностей

Иллюстрации

Показать все

Реферат

 

Зсе Оклт AN л

О П И С А -теМ *о (и 514294 изоы итиния "

Союз Советских

Социалистических

Ресоублик (61) Дополнительное к а вт. свид-ву (22) Заявлено 06,09.74 (21) 2059185 24 (51) М. Кл. - 6 06Г ЕЕ!04 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 15.05.76. Бюллетень ¹ 18

Дата опубликования описания 06.07.76

Государственный комитет

Совета Министров СССР

IIo делам изобретений и открытий (53) УД1(681.325.5 (088.8) (72) Авторы изобретения

С, Н. Никифоров и И. 8. Скворцов (71) Заявитель (5i) УСТРОЙСТВО ДЛЧ ОБНАРУ) (ЕН 4Я НЕ11СПРА11 " ОСТЕИ

Йзобретение относйтся к вычислительной технике.

Известны устройства для обнаружения неисправностей, содержащие формирователь импульсных сигналов, генератор тестов, блок ввода, дешифраторы окончания проверки, одиночных неисправностей и исправности, регистр сдвига, сумматор, индикатор и накапливающий сумматор параллельного типа, выходы разрядов которого соединены с соответствующими входами дешифраторов одиночных неисправностей и исправности, входы — подключены к соответствующим выходам проверяемого блока, вход которого соединен с выходом генератора тестов, выход генератора тестов через дешифратор окончания проверки подключен ко входу формирователя импульсных сигналов, управляющий вход которого соединен со входом устройства, выход блока ввода подключен ко входам генератора тестов, дешифтора одиночных неисправностей и дешифратора исправности, выход которого соединен со,входом индикатора, выход формирователя импульсных сигналов подключен к соответствующим входам генератора тестов, накапливающего сумматора пераллельного типа, проверяемого блока, сумматора и регистра сдвига, вход младшего разряда регистра сдвига соединен с выходом сумматора, выходы разрядов регистра сд|вига подключены к соответствующим входам дешнфраторо", одиночных,неисправностей и исправности, управляющие входы генератора тестов, проверяемого блока, накапливающего сумматора пара 7.7е.7ьного

5 7ttila, ci мматора it pet »culpa c7»il»a падк7toчены Ico входу устройств». I4BBccTI ства позволяют обнаруживать ненсправпост», которые приводят как к изменению числа

«единиц» в выходных последовательностях

10 (столбцах) проверяемого блока, так и неисправности, изменяющие только временную диаграмму расположения «единиц» в переносах со старших разрядов накапливающих сумматоров. Однако хорошая достоверность прове15. рок обеспечивается при i словни пзоыточных проверяющих тестов. Только ь этом случае искажение расположения «едшцщ» в столбцах младших разрядов накапливающих сумматоров повторяется многократна, и это в

20 свою очередь вызывает искажение временной диаграммы переносов со старшего разряда накапливающего сумматора. Если генератор тестов минпмальньш, а это целесообразно делать для уменьшения времени проверок, то

25 искажение вре пенной диаграммы расположения «единнц» в столбцах itладших разрядоз накапливающих сумматоров мажет не Itp»вести к искажению переносов со старшего разряда. Это привод»т к принят:но непсправ30 ного блока за исправный. Кроме того, в из514294 вестном устройстве нет связ|и выходов элементов однотактной задержки со входами дешифраторов одиночной неисправности и исправности. При малой длине теста это может привести к дополнительному снижению достоверности проверок.

Целью изобретения является повышение достоверности работы устройства. В описываемом устройстве это достигается тем, что в нем входы сумматора подключены к соответствующ им выходам проверяемого блока, выходы — к соответствующим входам дешифраторов одиночной неисправности и исправности. Это поз|воляет регистрировать искажение выходных кодо в проверяемого блока, причем накапливающий сумматор регистрирует сумму параллельных кодов (строк), а сумматор и регистр сдвига — сумму последовательных кодов (столбцов), независящую от длины накапливающего сумматора, причем дешифраторы одиночной неисправности и исправности учитывают информацию, хранящуюся в элементах однотактной задержки сумматора.

На чертеже приведена схема описываемого устройства.

Генератор 1 тестов подключен своими выходами к проверяемому блоку 2 и к дешифратору 3 окончания .проверки. Проверяемый блок 2 всеми своими выходами соединен со входамы накапливающего сумматора 4 параллельного типа и со входами сумматора 5, содержащего каскады комбинационных сумматора в 61 — б,,причем выходы суммы комбинационных сумматоров предыдущих каскадов связаны со входами KQM10инационных сумматоров последующих каскадов, а выходы переносов комбинационных сумматоров 61 — 6З через элементы задержки 7I — 7З под ключены ко входам эт1их же сумматоро в 61 — бз. Выход сумматора 5 подключен ко входу младшего разряда регистра 8 сдвига. Блок 9 ввода перестраивает генератор 1 тестов, дешифратор

10 одиночных неисправностей и дешифратор

11 исправности настроены на проверку блоков определенного типа. Выход дешифратора исправности подключен к индикатору 12. Формирователь 13 импульсных сигналов содержит триггер 14, элемент «И» 15 и мультивибратор

16. Запуск формирователя 13 производится через управляющий вход 17. Выход 18 импульсных сигналов подключен к первым входам генератора 1 тестов, проверяемого блока

2, накапливающего сумматора 4, регистра 8 сдвига, элементов 7,— 7, задержки, Вход 19 установки производит первоначальную установку, всех узлов устройства.

При поступлении сигнала на вход 19 установки производится начальная установка всех узлов устройства, имеющих элементы памяти (например, триггеры). При поступлении сигнала на управляющий вход 17 формирователя 13 триггер 14 перебрасывается в состояние «1», при этом открывается элемент «И»

15, и тактовые импульсы с выхода мультивибратора 16 через элемент «И» 15 поступают

60 б5 на выход 18 формирователя импульсных сигналов 13, генератор 1 тестов начинает выдавать ко всем своим выходам импульсные последовательности, проверяющие блок 2. Выходные коды проверяемого блока 2 сумм ируются и хранятся в накапливающем сумматоре

4 параллельного типа, а последовательные коды выходов проверяемого блока 2 суммируются в каскадах комбинационных сумматоров 61 — 6З и поступают на вход регистра сдвига 8, при этом переносы последовательного суммирования осуществляются с помощью элементов 7I — 7> однотактной задержки. Процесс генерации тестов,и работы всего устройства продолжается до появления на выходах генератора 1 тестов комбинации, означающей окончание цикла проверки. При этом срабатывает дешифратор 3, появляющийся на его выходе сигнал устанавливает триггер 14 в «нулевое» состояние, элемент «И» 15 закрывается и поступление тактовых импульсов с выхода 18 прекращается.

В накапливающем сумматоре 4 хранится итоговая сумма выходных кодов (строк) проверяемого блока 2, в регистре 8 хранится итоговая сумма последовательных кодов (столбцов), а элементы 71 — 7> однотактной задержки содержат «единицы» переполнения от суммирования столбцов. Эти суммы и переполнения определяют состояние проверяемого блока 2. Дешифратор 11 исправности и индикатор 12 срабатывают при истинном значении сумм и,переполнений, а дешифратор 10 одиночных неисправностей перекодирует суммы и переполнения (в случае их искажений) в позиции неисправных элементов.

Сущность изобретения можно пояснить простейшим примером. Полагаем проверяемый блок имеет р!ва выхода «а» и «б». В таблице 1 приведены примерные выходные коды и переполнение исправного проверяемого блока, а также показаны состояния накапливающего сумматора, элемента одотактной задержки и генератора сдвига в случае регистрации сумматором 5 и регистром 8 переноса со старшего разряда накапливающего сумматора так, как это производится в известном устройстве.

В таблице 2 дано искажение кода на выходе

«а», вызванное какой-то неисправностью. Как видно из табл. 2, это не приводит ни к какому изменению кодов в узлах регистрации. В таблице 3 показаны состояния сумматора, элемента однотактной задержки и регистра сдвига в случае подключения дополнительного сумматора к выходам п роверяемого блока при условии отсутствия искажения в проверяемом блоке, а в таблице 4 — при наличии искажения аналогичного табл. 2. Как видно из табл.

3 и 4 в конце цикла проверки оказывается измененным, по сравнению с истинным, только состояние регистра сдвига, поэтому в данном случае только регистр сдвига,,подключенный через дополнительный сумматор прямо к выходам проверяемого блока, способен обнаружить неисправности.

514294

Таблица 1

Формула изобретения

Элемент однотактной задержки

Накапливающий сумматор

Регистр сдвига ба

000

000

100

Таблица 2

Накапливающий сумматор

Элемент однотактной задержки

Регистр сдвига

„б оо (о

000

000

100

Таблица 3

Элемент однотактной задержки

Накапливающий сумматор

Регистр сдвига

„б"

10

010

1 001

Таблица 4

Накапливающий сумматор

Элемент однотактной задержки

Регистр сдвига би

000

100

010

Устройство для обна ружвния неиоправностей, содержащее формирователь импульсных

5 сигналов, генератор тестов, блок ввода, дешифраторы окончания проверки, одиночных неисправностей и исправности, регистр сдвига, сумматор, индикатор и накапливающий сумматор параллельного типа, выходы разрядов

10 которого соединены с соответствующими входами дешифраторов одиночных неисправностей и исправности, входы — подключены к соответствующим выходам проверяемого блока, вход которого соединен с выходом генератора

15 тестов, выход генератора тестов через дешифратор окончания проверочки подключен ко входу формирователя импульсных сигналов, управляющий вход которого соединен со входом устройства, выход блока ввода подключен ко

20 входам генератора тестов, дешифратора одиночных неисправностей и дешифратора исправности, выход которого соединен со входом индикатора, выход формирователя импульсных сигналов подключен к соответствующим вхо25 дам генератора тестов, накапливающего сумматора параллельного типа, проверяемого блока, сумматора и регистра сдвига, вход младшего разряда регистра сдвига соединен с выходом сумматора, выходы разрядов регистра

30 сдвига подключены к соответствующим входам дешифраторов одиночных неисправностей и исправности, управляющие входы генератора тестов, проверяемого блока, накапливающего сумматора парад,-. льного типа, суммато35 ра и регистра подключены ко входу устройства, отличающееся тем, что, с целью поышения достоверности работы устройства, в нем входы сумматора подключены к соответствующим выходам проверяемого блока, вы40 ходы — к соответствующим входам дешифраторов одиночных неисправностей и испра вности.

514294

Составитель А. )Керенов

Техред А. Камышникова

Редактор Л. Тюрина

Корректор О. Тюринй

Типография, пр. Сапунова, 2

Заказ 1512/13 Изд. № 1343 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва,,Ж-35, Раушская наб., д. 4/5