Устройство для вычисления кубического корня

Устройство для вычисления кубического корня

Иллюстрации

Показать все

Реферат

 

ОЛ ИСАНИЕ

И ЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

5I6O37

Союз Советскии

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 16.11.73 (21) io70585/24 (51) М.Кл 2 6 06F 7(38 с присоединением заявки ¹â€”

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 30.05.76. Бюллетень ЛЪ 20

Дата опубликования описания 31.01.77 (53) УДК, 681.325. . 5 (088. 8) (72) Авторы изобретения

А. Л. Рейхенберг и Р. Я. Шевченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КУБИЧЕСКОГО КОРНЯ

Изобретение относится к ооласти вычислительной техники и может быть использовано для аппаратной реализации подпрограммы вычисления элементарных функций в специализированных цифровых вычислительных машинах с фиксирова нпой запятой.

Известно устройство для вычисления корня, содержащее накопительные сд вигающие регистры, регистр памяти, блок управле ния, одноразрядные комбинационные сумматоры и элемент анализа сходимости.

Недостатком известного устройства является сравнительно низкое оысгродействие.

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что предлагаемое успройство дополнительно содержит одноразрядные сумматоры и блок формировапия констант, первый выход которого соединен с входом одноразрядного комбинационного сумматора псевдоумпожителя, второй выход блока формирования ка: стант соединен через два одноразрядных сумматора с управляемым входом одноразрядного сумматора псевдоделителя, выходы предгоследнего и последнего разрядов накопительного сдвигающего регистра первого псевдоум ножителя соединены с входами соответствующих одноразрядных сумматоров.

На чертеже показа па блок-схема устрой2 ства для вычисления кубического корня, где

1 — 7 — однор азрядные сумматоры-вычитатели; 8 — 12 — накопительные сдвигающие регистры; 13 — блок формирования констасчт;

14 — элемент анал:за знака псевдочастного;

15 — элемент анализа сходимости; 16 — элемент управления; 17 —,вход сброса элемента управления; 18, 19 — выходы тактовых сдвигающих импульсов для продвижения инфор10 мации и первоначального сдвига на один разряд; 20 — выход тактовых сдвигающих импульсов для п1)одвижения н!1фо1з мацпи и первоначального сдвига на три разряда; 21— выход тактовых сдвигающих импульсов для

15 продвижения информации; 22 — знаковый разряд псевдочастного; 23 — управляемый г ход сум м а тор а- вы читателя.

Параллельно-последовательная структура устройства, ооеспечивающая о-птимальное со20 отношение между быстродействием и с.Ioæпостыл, состоит из четырех рецпркуляционных ячеек. Каждая ячейка состоит из накопительного сдвигающего регистра и одноразрядного сумматора-вычитателя, вход и выход Ioторого соединены с выходом и входом накопительного регистра.

Вход, сумматора-вычитателя 1 соединен с выходом предпоследнего разряда накопительного сдвигающего регистра 8. Выход послед30 него разряда накопитель ного сдвигающего

516037

3 регистра 8 соединен с входом сумматора-вычитателя 2, выход последнего соединен с вторым входом сумматора-вычита(еля 3, основной вход которого соеди нен с выходом накопительного сдвигающего регис(.ра 10. Выход регистра одновременно соединен с входом сумматора 4. Выход последнего через сумматор-вычитатель 5 одновременно с выходом предпоследнего разряда накопительного сдвигающего регистра 8 связан с вторым входом сумматора-вычитателя 6, основнои вход которого соеди1нен с выходом накопитель ного сдвигающего регистра 11 псевдоделителя.

Знаковый разряд 22 накопительного сдвигающего регистра 11 через элемент 14 анализа значка псевдочастного соед1 нен с входами управления сумматоров-вычитателей 1, 2, 5, 6 и 7. Остальные разряды i»BH01IH leabklol.o сдвигающего,регистра 11 соединень(с входами элемента 15 анализа сходимости. Выход элемента 15 анализа сходимости соеди нен с входом сброса 17 элемента управления 16. С выходов 18 — 21 элемента управления 16,на сдвигающие входы всех регистров и вход блока 13 формирования констант подаются тактовые сдвигающие импульсы. С выходов

18 и 19 в промежутках между серией тактоBb1x сдвигающих импульсов для продвижения информации подается импульс для сдвига на один разряд вира во от запятой содержания пакопителыных сдвигающих регистров 8 и 10.

С выхода 20 аналогично подаются импульсы для сдвига на три разряда вправо от запятой содержс1ния накопительноГО сдвига(ощег о рсIHcTpH 9, BbIxo3, которого соедипсн с сгo Входом. К второму входу сумматора-вычитателя 7 псевдоу множителя подключен:выход блока 13 формирования констант. Второй выход блока 13 формирования 1(онсталт связан

0 входом сумматора 4. Блок 13 формирования констант вырабатывает одновременно две константы 2 — (/ — 1) и 2 — 3(/+ 1)

Процесс вычисления кубического корня

oGIIoBHII на 1эазпостпо-иге1)ационном алГopIITме пз разно.стиых рскуррептюll lx. cOÎТ41ошеиий.

/, = Х, Z; ., = Х вЂ” У, ., =- /, — г/

+1 illpII Z 0

1/ =- sigkIZ,=- / = О,1,, и. — 1 при Z,(0 с>

+ К б„(1- " 3 2 (n-,"1 ХС

3

С +- - -3 2 "": "1 Х. к

Кю = 0,375 К..„1= 3 2 3(+-) — — /

К „ I 3 2 ("+31

У+- ГХ, 50

05 сдвиг вправо от двоичной запятой содержаH1я накопительных сдвигавших регистров 8 и 10 .Ila один разряд, а содержа11ие накопительного cziBHгающего регистра 9 на три разряда. После э(ого начинается продвижение информации ио Вссх регистрах для выполнеппя арифметических операций.

После выполпония и + 1 игсраций в накопительном сдвигающем регистрс 11 содержание равно 1пулю, ь накопительных сдвигающих регистрах 8, 9 и 10 паход1пся около нулевого значения, в .накопительном сдвигающсм регистре 12 содержание равно искомой функции — кубическому корlllo из заданного аргумента.

Однако для большинства значений аргуме Та итерационный процесс сходится на итерации, помер которой меньше и. При этом в накопительном сдвигающем реГHCTpC 1 1 Содержание pBBIIO IIJJ IIO, H 31PVeHT

Ую = О. Уу.+, = У,. + д,.2 — (1- 1 где j — номер итерации, и — число двоичных разрядов аргумента.

В основу вычислений положен принцип псевдоделения и псевдоумножения а итерационном процессе. Псевдооперации выполняются lllpk помощи элементарных операций сложения — вычитания и сдвига. Цикл вычисления состоит из и + 1 итераций. В каждой итерации все разностные рекуррентные соотношения решаются параллельно. Каждое соотношение вычисляется последовательно за (n + m + 3) тактов, где m — число дополнительных разрядов для компенсации погрешности усечения при сдвиге, 3 — максимальное число сдвигающих импульсов для предварительного сдвига.

В начальном состоянии в накопительных сдвигающих регистрах 8, 10 и i2-нулевые значения, в регистре 9 — значение 0,375, а в регистр 11 заносится значение ар(умента. Перед первым шагом сдвиг содержания регистров 8, 9 и 10 не производится.

Сигнал 1/ с выхода элемента 14 анализа знака псевдочастного определяет режим сложения или вычитания в сумматорах 1, 2, 5, 6 и 7. После каждой итерации определяется значение очередной цифры псевдочасгного д для следующей итерации.

В любой итерации с выходов 18 — 21 элемента управления 16 поступает серия тактоBb1x сдвигающих импульсов для продвижения информации iB накопите;1ьпых сдвиГBIQIIIHx регистрах. В зависимости от значения цифры д. в сумм атор ах-.вычнтателях производится сложение, либо вычита ние содержаний соответствующих рсгист1ров согласно алгоритму. При этом результаты действий с выходов сумматоров-вычитателей записываются младшими разрядами вперед в освобождающиеся при продвижении информации старшие разряды накопительиы: регистров.

После каждой итерации производится

516037

Формула изобретения

Составитель И. Долгушева

Текред 3. Тараненко Корректор Л. Брахнина

Редактор Т. Рыбалова

Заказ 5194 Изд, ¹ 1377 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

МОТ, Загорский филиал

3 анализа сходимости 15 выдает сигнал (Z, =

= О) на вход 17 сброса элемента управлейия

16, который прекращает выдавать тактовые сдвигающие импульсы íà следующей итерации. В накопительном сдвигающем регистре 12 находится точное значение кубического корня. Благодаря асинхронному режиму,работы вычислительного устройства быстродействие дополнительно повышается более чем на 20%.

Устройство для,вычисления кубического корня, содержащее накопительные сдвигающие регистры, управляющие входы которых соединены с соответствующими выходами блока управления; одноразрядные сумматоры, управляющие входы которых соединены с выходом элемента анализа знака, вход элемента анализа знака соединен с выходом знакового разряда накопительного сдвигающего регистра псевдоделителя, все выходы разрядов которого соединены с входами элемента анализа сходимости, выход которой соединен с входом сброса элемента управления, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит одноразрядные сумматоры и блок формирова10 ния констант, первый выход которого соединен с входом одноразрядного комбинационного сумматора псевдоумножителя, второй выход блока формирования констант соединен через два одноразрядных сумматора с уп15 равляемым входом одноразрядного сумматора псевдоделителя, выходы предпоследнего и последнего разрядов накопительного сдвигающего регистра первого псевдоумножителя соединены с входами соответствующих одно20 разрядных сумматоров.