Решающее устройство
Иллюстрации
Реферат
т
ОПИСАН ИЕ
ИЗОБРЕТЕЙ КЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1
-J (11) 5!6049 бова Советских
Социалистических республик (61) Дополнительное к,авт. свид-ву (22) Заявлено 28.11.74 (21) 2079714)24 (51) М. Кл 2 G 06G 7/12 с присоединением заявки М (23) Приоритет
Опубликовано 30.05.76. Бюллетень ., 20
Дата опубликования описания 22.06.76
Государственный комитет
Совета Министров СССР ло делам изобретений и открытий (53) УДК 681.335(088.8) (72) Авторы изобретения
А. И. Даниленко, В. С. Плаксиенко и В. В. Гомаз
Таганрогский радиотехнический институт им. В. Д. Калмыкова (71) Заявитель (54) РЕШАЮЩЕЕ УСТРОИСТВО
Предлагаемое устройство является специализированным вычислителем и может быть использовано в автоматических системах для различения дискретных сигналов в шумах.
Известны решающие устройства, содержащие блок разделения входных сигналов, выходы которого подключены к входам первого и второго основных детекторов, а выход каждого из детекторов — к соответствующему входу блока сравнения, выходы которого присоединены к управляющим входам первого и второго коммутаторов, и выходной сумматор, входы которого связаны с выходами первого и второго интеграторов.
Предлагаемое устройство отличается тем, что в него с целью повышения точности работы введены первый и второй дополнительные детекторы. Выход первого дополнительного детектора подключен к входу первого интегратора, а вход — к выходу первого коммутатора, вход которого присоединен к входу первого основного детектора. Выход второго дополнительного детектора соединен с входом второго интегратора, а вход подключен к выходу второго коммутатора, вход которого присоединен к входу второго основного детектора.
Блок-схема решающего устройства приведена на чертеже. Она содержит блок 1 разделения входных сигналов, первый и второй основные детекторы 2 и 3, блок 4 сравнения, первый и второй коммутаторы 5 и 6, первый и второй дополнительные детекторы 7 и 8, первый и второй интеграторы 9 и 10, выходной сумматор 11.
Устройство работает следующим образом.
Входной сигнал, представляющий собой сумму случай ых сигналов, с выходов блока
1 разделения входных сигна IQD поступает па
Входы ОспОВных детектОрОВ 2 и 3 li коммi T31О торов " и 6.
Если выходное напряжение детектора 2 больше выходного напряжения детектора 3, блок 4 сравнения формирует управляющий сигнал, которым замыкается коммутатор
Сигнал с выхода блока разделения входных сигналов проходит на дополнительный дстектор 7. Коммутатор 6 в это время разомкнут.
Если же выходное напряжение детектора
20 2 меньше выходного напряжения детектора 3, блок сравнения формирует управляющий сигнал, которым замыкается коммутатор 6. Коммутатор 5 в это время разомкнут. В этом случае сигнал с выхода блока разделения вход25 ных,сигналов проходит на допол штельный детектор 8.
После указанной обработки разделепных сигналов происходит детектирование пх дополнительными детекторами 7 и 8, интегриро30 вание интеграторами 9 и 10 и суммирование в выходном сумматоре 11.
516049
Составитель И. Шелипова
Техред 3. Тараненко
Корректор А. Степанова
Редактор И. Грузова
Заказ 1512/19 Изд. ¹ 1376 Тираж 864 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
Таким образом, устройство обеспечивает автоматическое разделение случайных сигналов .по параметру, определяемому параметрами основных детекторов 2 и 3, причем их параметры могут быть согласованы с параметрами воздействующих сигналов.
Параметры дополнительных детекторов могут отличаться от параметров основных детекторов.
Благодаря разнесению по частоте управляющих (низкочастотных) и коммутируемых (высокочастотных) сигналов коммутаторов 5 и 6 улучшается развязка их управляющих входов с выходами, что уменьшает помеху при коммутировании и повышает точность работы устройства.
Формула изобретения
Решающее устройство, содержащее блок разделения входных сигналов, выходы которого подключены к входам первого и второго основных детекторов, выход каждого из которых соединен с соответствующим входом блока сравнения, выходы которого присоеди5 пены к управляющим входам первого и второго коммутаторов, выходной сумматор, входы которого подключены к выходам первого и второго интеграторов, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него
10 введены первый и второй дополнительные детекторы, выход первого дополнительного детектора соединен с входом первого интегратора, а вход подключен к выходу первого коммутатора, вход которого присоединен к вхо15 ду первого основ ного детектора, выход второго дополнительного детектора соединен с входом второго интегратора, а вход подключен к выходу второго коммутатора, вход которого присоединен к входу второго основно20 го детектора.