Устройство для контроля матриц памяти

Устройство для контроля матриц памяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕ7ЕНИЯ (ii) -5161ОЗ

Ссюа Ссввтских

Содиалистнчвских

Рвспублнк о о (61) Дополнительное к авт. свид-ву 464019 (22) Заявлено 10.03.75 (21) 2112631 24 с присоединением заявки № (23) Приоритет

Опубликовано 30.05.76. Бюллетень ¹ 20

Дата опубликования описания 06.07.76 (51) М Кч Ст 11С 29/00

Государственный комитет

Совета министров СССР по долам ивооретвний и открытий (53) УДК 681.327.17 (088.8) (72) Авторы изобретения

В. С. Голоборщенко, А. В. Леневич и Б. М. Силуянon (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАТРИЦ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано при изготовлении и испытании матриц оперативной памяти.

Известны устройства для контроля матриц памяти (1, 2, 3).

Одно из них, содержащее двухкоординатный самописец в качестве регистрирующего прибора, позволяет получить лишь границу работоспособности, не давая ни|каких сведений об участках области неработоспособности, непосредственно прилегающих к границе оэласти работоспособности (1).

Другое известное устройство для контроля матриц памяти, содержащее электроуправляемую пишущую машинку, имеет сравнительное малое быстродействие. Кроме того, его недостатком являются и неиспользованные функциональные возможности блока печати (2).

Известно также устройство для |контроля матриц памяти, содержащее генераторы ступенчатых напряжений, выходы одного из:которых соединены соответственно с входами другого генератора и блока управления печатью, а входы общих венераторов — с выходом элемента «И», к,первому, входу которого подключен выход триггера, первым входом связанного с выходом блока управления, и блок выявления сбоев (3).

Однако у такого устройства невысокая степень автоматизации процесса контроля, которая обусловливает необходимость постоянного контроля со стороны оператора за оконча5 нием печатания области работоспособности, что снижает надежность работы устройства.

Цель изобретения — повышение надежности раооты устройства для контроля матриц памяти.

10 Это достигается тем, что в устройство введены дополнительный элемент «И». элемент задержки и два дополнительных триггера, пеовые входы которых подключены к выходу элемента «НЕ», вторые входы — соответственно

15 к выходам блока управления н элемента задержки, а выходы — к первому второму входам дополнительного элемента «И». трет: и вход которого соедпнен с выходом элемента «И» и входом элемента задержкп, а вы20 ход — с входом блока управления печатью.

На чертеже представлена блок-схема устройства для контроля матриц памяти.

Устройство содержит генераторы 1 и 2 ступенчатых напряжений (генератор 1 — гснсра25 тор падающего ступенчатого напряженпя 1, блок 3 управления печатью, блок 4 печати, блок 5 выявления сбоев, блок 6 управления, триггер 7, элемент «НЕ» 8, элемент «И» 9 на два входа, контролируемую матрицу 10, до516103

40

55 б0 полнптельныс триггеры 11 и 12, элемент 13 задержки и дополнительный элемент «И» 1-1 на гри входа.

Вход генератора 2 подключен к выходу генератора 1, выходы генераторов 1 и 2 соединены через блок 6 управления и контролируемую матрицу 10 с входом блока б выявления сбоев, другие выходы генераторов объединены и через блок 3 управления печатью подключены к входу блока 4 печати. Выход блока 5 выявления сбоев соединен с входом блока 3 управления печатью и одним входом элемента «И» 9 непосредственно, а через элемент

«ИЕ» 8 — с первыми входами триггеров 7, 11 и 12, иторыс входы триггеров 7 и 11 — с блоком 6 управления.

Второй вход триггера 12 подключен к выходу элемента 13 задержки, выход триггера 7 — к другому входу элемента «И» 9, выход которого соединен с входами блока 3 упраьления печатью и,генератора 1, третьим входом элемента «И» 14 и входом элемента 13 задержки. Выходы триггеров 11 и 12 связаны с первым и вторым входами элемента «И» 14, выход которой подключен к входу блока управленияя печатью.

Устройство работает следующим образом.

Блок 6 управления выдает по программе один или несколько циклов «запись — считывание» информации по всем адресам контролируемой матрицы 10. Записываемая и считываемая информация сравнивается в блоке 5 выявления сбоев. При совпадении записанной и сч1паппой информации на выходе блока выявления сбоев появляется один сигнал, например низкий уровень, он подается на блок 3 управле I;III печатью и блок 4 печати, печатает знак, например «», определяющий область работоспособности проверяемой матрицы 10.

В случае несовпадения записанной и считанной информации на выходе блока выявления сбоев образуется другой сигнал, например высокий уровень, в результате чего блок печати отпечатывает другой знак, например «+», определяющий неработоспособность проверяемой матрицы. Когда сигнал несовпадения записанной и считанной и нформации в контролируемом обходе всех адресов проверяемой матрицы следует хотя бы после одного cHIFIBла совпадения сравниваемой информации, триггеры 7 и 11 через элемент «НЕ» 8 устанагливаются в общем случае первым сигналом совпадения в единичное состояние и на элементы «И» 9 и 14 подаются разрешающие уровни (в данном случае высокие). После этого первый сигнал несовпадения в том же обходе адресов с выхода блока выявления сбоев воздействует на вход «установка в нуль» генератора 1 падающего ступенчатого напряжения, устанавливает его в исходное нулевое состояние, действуя на вход блока 6 управления печатью, осуществляет возврат каретки блока 4 печати в исходное положение следующей строки и переводит триггер 12 в единичное состояние.

В результате этого отпечатывается область работоспособности, ограниченная в конце каждой строки только одним знаком области неработоспособ ности проверяемой матрицы 10.

Остальные знаки, определяющие неработо способность проверяемой матрицы, не выводятся на печать.

В случае, когда после строки, содержащей хоть один знак работоспособности, идет строка со всеми знаками, которые определяют ооласть неработоспособности матрицы, триггер

12 остается в единичном состоянии, так как он устанавливается в нулевое состояние сигналом знака, который соответствует совпадению записанной и считанной информации. Разрешающий уровень (в данном случае, высокий) с выхода триггера 12 поступает на элемент

«И» 14, где уже присутствует разрешающий (высокий) уровень с выхода триггера 11, и при поступлении на третий вход элемента

«И» 14 сигнала возврата каретки с выхода элемента «И» 9 управляющий сигнал с выхода элемента «И» 14 подается .в блок 3 управления печатью на останов блока 4 печати.

Устройство, таким образом, обеспечивает автоматический останов после, напечатания области работоспособности. Участие оператора в процессе контроля матриц памяти сведена к минимуму и состоит лишь в том, что оператор осуществляет только подготовку и пуск у стройства для контроля. Процесс контроля матриц и останов устройства по окончанию контроля происходит автоматически. Это сушественно повышает надежность работы устройства.

Формула изобретения

Устройство для IKQHTpoJIH матриц памяти по авт. св. ¹ 464019, отличающееся тем, что, с целью увеличения быстродействия и повышения надежности работы устройства, оно содержит дополнительный элемент «И», элемент задержки и два дополнительных триггера, первые входы которых подключены к выходу элемента «НЕ», вторые входы — соответственно к выходам блока управления и элемента задержки, а выходы — к первому и .второму входам дополнительного элемента «И», третий вход которого соединен с выходом элемента «И» и входом элемента задержки, а выход — с входом блока управления печатью.

Источники информации, принятые во внимание при экспертизе:

1. Электроника, 1966, № 45, стр. 41.

2. Авт. ов. № 242969, М. Кл. G11C 29/00, 1966.

3. Авт. св. № 464019, М. Кл. G 11С 29/00, 1972.

516103

С оста в и тель В. Рудаков

Техред Т, Курилко

Корректор Е. Рожкова

Редактор И. Грузова

Типография, пр. Сапунова, 2

Заказ 1464/13 Изд. М 1422 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изебретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5