Удвоитель частоты

Удвоитель частоты

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е I 1 S Û7Ç

ЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 31.05.73 (21) 1929487/09 (51) М. Кл.- Н 03В 19, 00 с присоединением заявки №

Государственный комитет

Совета Министров СССР (23) Приоритет

Опубликовано 30.05.76. Бюллетень № 20

fl0 делам изобретений (53) УДК 621.374.44 (088.8) и открытий

Дата опубликования описания 02.08.76 (72) Авторы изобретения

Ю. Я. Бочкин и Ю. Г. Чугунов

Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации (71) Заявитель (54) УДВОИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автоматике, а именно к устройствам, где требуется многократное удвоение частоты, Известен удвоитель частоты, содержащий ограничитель-преобразователь, выход которого соединен непосредственно с входом первого интегратора и через инвертор — с входом второго интегратора, схему «ИЛИ». Выходы интеграторов соединены с соответствующими входами дифференциального усилителя.

Однако в известном устройстве диапазон выходных частот недостаточно широк.

Цель изобретения — расширение диапазона выходных частот.

Это достигается тем, что в предлагаемом удвоителе между выходом инвертора и первым входом схемы «ИЛИ» введена первая

".хема совпадения, второй вход которой присоединен к первому выходу дифференциального усилителя. Между выходом ограничителяпреобразователя и вторым входом схемы

«ИЛИ» введена вторая схема совпадения, второй вход которой подсоединен к второму выходу дифференциального усилителя.

На чертеже представлена структурная электрическая схема предлагаемого удвоителя частоты.

Удвоитель частоты содержит ограничительпреобразователь 1, выход которого соединен непосредственно с входом первого интегратора 2 и через инвертор 3 — с входом второго интегратора 4. Выходы интеграторов 2 и 4 соединены с соответствующими входами дпффе5. Между выходом инвертора 3 и первым входом схемы «ИЛИ» 6 введена первая схема совпадения 7, второй вход которой присоединен к первому выходу дифференциального усилителя 5, между выходом ограничителя-преобразователя 1 и вторым входом схемы «ИЛИ» 6 введена вторая схема совпадения 8, второй вход которой подсоединен к второму выходу дифференциального усилителя 5.

Устройство работает следующим образом, Сигнал синусоидальной формы произвольно меняющейся частоты поступает на ограничитель-преобразователь 1, который ограничивает синусоиду и преобразует в сигнал прямоугольной формы. Инвертор 3 изменяет фазу прямоугольного сигнала на 180 . Прямой сигнал и инвертированный поступают на интеграторы 2 и 4 соответственно, где преобразуются в напряжение пилообразной формы, причем, если напряжение на выходе интегратора

4 нарастает, то на выходе интегратора 2 убы25 вает, и наоборот. Напряжения с выходов интеграторов 2 и 4 поданы на входы дпффе::енциального усилителя 5, который сравнивает указанные напряжения и выдает на первую

ЗО схему совпадения 7 выходной сигнал, а на

516173

Формула изобретения

Составитель Э. Гил инская

Корректор Р. Юсипова

Техред Т. Курилко

Редактор E. Караулова

Заказ 1584/5 Изд. № 1436 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Сов та Мини:гров СССР по делам изобретений и сткрмти", 113035, Москва, 7К-35; Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2 вход второй схемы совпадения 8 — нулевой потенциал в случае, если напряжение на выходе второго интегратора 4 больше напряжения на выходе первого интегратора 2.

Если напряжение на выходе первого интегратора 2 больше напряжения на выходе второго интегратора 4, то дифференциальный усилитель 5 выдает сигнал на вторую схему совпадения 8, а на первую схему совпадения

7 — нулевой потенциал.

Вторая схема совпадения 8 сравнивает напря:кения ограниченного сигнала с выхода ограничителя-преобразователя 1 с напряжением. поступающим со второго выхода дифференциального усилителя 5 и выдает на схему

«ИЛИ» 6 сигнал в случае совпадения полярности сигналов на своих входах.

Первая схема совпадения 7 сравнивает инвертированный инвертором 3 сигнал с напряжением на втором выходе дифференциального усилителя 5 и выдает сигнал на схему «ИЛИ»

6 в случае совпадения полярности сигналов на своих входах.

На входы схемы «ИЛИ» 6 поступают сигналы со схем совпадения 7 и 8, причем частота следования импульсов на выходе схемы

«ИЛИ» 6 в два раза выше частоты исходIIQIQ сигнала.

В случае, если требуется мно-ократное,двоение частоты, необходимо соединить последовательно несколько схем.

Удвоитель частоты, содержащий ограничитель-преобразователь, выход которого соединен непосредственно с входом первого интегратора и через инвертор — с входом второго интергатора, схему «ИЛИ», при этом выходы интеграторов соединены с соответствующими входами дифференциального усилителя, отличающийся тем, что, с целью расширения диапазона выходных частот, между выходом инвертора и первым входом схемы

«ИЛИ» введена первая схема совпадения, второй вход которой присоединен к первому выходу дифференциального усилителя, а между выходом ограничителя-преобразователя и вторым входом схемы «ИЛИ» введена вторая схема совпадения, второй вход которой подсоединен к второму выходу дифференциального усилителя.