Преобразователь активной мощности в код

Преобразователь активной мощности в код

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е „ц два

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61)Дополнительное к авт. свид-ву (22) ЗаявлЪно19.08.74 (21)2054834/26-21

I с присоединением заявки № (23) Приоритет (51) М, Кл.

G 019 13/02

Н ОЗК 13/02

Государственный номнтет

Соввтв Мнннстров СССР во делам нвооретеннй и открытнй (43) Опубликовано05.06 76 Бюллетень №21 (53) УДК621.317.78., 783 (088;8) (46) Дата опубликования описания 26

С. С. Обозовский, Н. И. Грибок, М. М. Рабешко, А. В. Серкиз, Р. А. Ткаченко и Я. H. Футала (72) Авторы изобретения (Т1) ЗаЯвитель Львовский ордена Ленина политехнический институт

В (54) ПРЕОБРАЗОВАТЕЛЬ АКТИВНОЙ ИОКНОСТИ В КОД

Изобретение относився к измерительной технике и может быть использовано при преобразованиях активной мощности в код, а также при измерениях мошности. б

Известен преобразователь активной мод ности в код с двухтактным интегрированием, состоящий из множительного устройства, клю чей интегратора, устройства сравнения, оп» . ределителя периода, генератора счетных им- та пульсов, счетчика результата и источника опорного напряжения, в котором входы по напряжению и току соединены с соответствую шими входами множительного устройства, Р » выход которого подключен к входу ключа, 15 другой вход которого соединен с выходом источника опорного напряжения, вход управ пения подключен к выходу определителя периода, а выход ключа связан с ьхэдом интет

pampa выход которого соединен с входом - 20 устройства сравнения, которое по вькэду-подключено к входу второго ключа, другой вход которого соединен с выходом определителя периода, а третий - с выходом генератора счетньк импульсов, 25

Недостаток известного устройства — невысокая точность преобразования активной мощности в код, Uemь изобретения - устранение етого не достатка, Поставленная пель достигается тем что в нресбразователь введены двоичньй делитель, распреде итель импульсов, схема совпадения, делитель на девять, вычитаюший счетчик, устройство определения положения запятой, причем выхэд ключасвязан с mpas ляюшим входом двоичного делителя, счетно вход которого соединен со вторьм выходом второго ключа и с выходом схемы совпадений, первьй вход которой подключен к выхо- ду генератора счетных импульсов, второй вход - к вькоду нуля вычитаюшего счетчя» ка, третий вход - к выходу распределителя импульса, а выход схемы совпадения связан через делитель на девять с входом вычитаю,шего счетчика, вхэды записи числа которого соединены с выходом двоичного делителя, а вьосод нуля вычитаюшегэ счетчика подклочен к входу перезаписи двоичного делителя и к . входу устройства определения положения запя516960 той, другой вход которого связан с выходом устройства сравнения и с входом перезаписи

gsoH÷íoãî делителя, выход деления которого подключен к импульсному входу распредеы

/ тети импульсов, информационные выходы ко- б торого связаны с входамй coorâåòñòâóþùèõ декад счетчика результата.

На чертеже представлена блок-схема пре образователя активной мощности B код.

Устройство состоит из множительного ycQ( ройства 1, двухполюсного ключа 2, интегратора 3, устройства сравнения 4, счетчика реаульrara 5, источника 6 опорного напряжения, определителя периода 7, ключа 8, двоичнэгэ делителя 9, распределителя импуль соа 10, генератора счетных импульсов 11, схемы совпадения 12, делителя на девять 13, вычитающего счетчика 14, устройства определения положения запятой 15.

Вхэдньа цепи по току и напряжению подключены к входу множительного устройства

1 вькод которого подключен к входу двухполюсного ключа 2, вход управления которогэ соединен с взводом определители периода 7 и входом управления ключа 8, а другой вход ключа 2 соединен с выходом источника опорного напряжения 6,,Вход определителя периода 7 соединен с входом по напряжению множительного устройства 1, 30

Вькод двухполюсного ключа 2 соединен с входом интегратора 3, выход которого свя зан с входом устройства сравнения 4. Выход последнего соединен с вторьм. управляющим входом ключа 8, с входом двоичного делителя 9 и с входом устройства опреде1 пения положения запятой 15. Сигнальный вхор, ключа 8 соединен с вькодэм генератора счетных импульсов 11 и сигнальным (первьм) входом схемы совпадения 12, Второй управляющий вход схемы совпадения 12 соединен с выходом нуля вычитаюшего счетчика 14 и с входами двоичного делителя

9 и устройства 15.а третий управляющий вход соединен с выходом распределителя 45

10, Выхэд схемы 12 соединен с входами двоичного делителя S и через делитель на девять 13 с входом счетчика 14, другой вход которого соединен с выхэдом перезаписи двоичного делителя 9. Выход двоичного делителя 9 сэедцне с входами устройства 15 и распределителя импульсов 10, выходы которого соединены с входами счетчик» 5.

Б цфрэвс и эквивалент ак; pB. ioA мощи стп исследуемой цепи определяется по (VI ) 55 о вы-. где - const

К

Из (VI) видно, что цифровой эквивалент (1 ) мощности пропорционален жотцому леле-50 ния - и не зависит эт о1асиггьносгн чаМ ра>кешп, Т

К х

U(t ) (1)

О гед К - коэффициент аналого-цифрового п преобразователя мощности;

Т вЂ” период основной гармоники тс ка (t ) и напряжения U(t ), Преобразователь работает следующим образом, В первом такте интегрирования найряжение с выхода перемножителя подается через ключ 2 на вход интегратора 3, К концу первого такта напряжение на выходе интегратора

nTz живых = " K U 3 CoS f

1 ь п к к к д х р (И) Г где A - число периодов интегрирования; — постоянная времени интегратора;

U j - действующие значения напряже к к

I ния и тока к-ой гармоники; ф - угол сдвига между ними к

P — SKTBBHaR MOlgHOcrb.

Число счетньк импульсов, пэступаюши1с на вход счетчика управления двоичного делителя 9 от генератора 11 в течение первого такта интегрирования Т

И

1 T (ш) где Тц - период следования счетных импульсов.

Во втором такте интегрирования сигнал с выхода определителя 7 разрешает подачу отрицательного напряжения источника 6 через ключ 2 на вход интегратора 3. Процесс интегрировании продолжается до момента равенства выхэдного напряжения интегратора нулю, который фиксируется устройством сравнения 4, При этом выполняется равенство

Т2 живых = - вых. + U = 0 (Ж.)

2, .1 с о

Число импульсов, поступивших с выхода

1. ключа 8 на вхэд приемного счетчика двоичного делителя 9, равно

Т2

М (Ч)

Т„

Из (Б) с учетом (II, Ш, V ) получим о 2

P =К Я

516960 стоты счетньк импульсов, необходима лийь кратковременная стабильность на время преобразования.

Пр истечении второго такта интегрирова ния на выходе двоичного делителя 9 получ 5 ем число импульсов К, равное целочислен3. и ному значению отношения, которые й1

10 через распределитель 10 поступают на вход первой декады счетчика результата 5. Величина образцового напряжения U выбирао ется из условия обеспечения целочисленного значения отношения 0 2 < при коэф-1

М

C е й1 фициенте мощности исследуемой цепи, равном единице. В приемном счетчике фиксируется остаток h = И -К М от деления

1 2

2 . Сигналом с выхода устройства срав Й 1 .нения 4 остаток Ь1 записьвается в вычитаюшяй летчик 14. Если Ь 40, то схема

12 открывается сигналом разрешения с выхода нудя счетчика. Сигнал с выхода устройства 4 поступар:."- также на вход устройства

15, которое поде»т импульс на вход управ пения распределителя 10 при К f О, под- готавливая его к гередаче импульсов с выхода делителя 9 на вход второй декады снетчика результата. Импульсы с выхода генератора 11 через открытую схему 12 д5 проходят на вход приемного счетчика двоичного делителя 9 и через делитель на девять 13 - на вхэд вычитающего счетчика

14, К моменту обнуления счетчика 14 на вход приемного счетчика двоичного делите 40 ля 9 поступает девять импульсов, которьв суммируются с Ь импульсов в двоичном делителе 9, Во второй декаде . j счетчика 5 фиксируется целочисленное зна- 45 чеиие отаошення 10Ь»

1 емком счетчике двоичнэгэ делителя получа » ем код остатка Ь2 10 Ь1 Кг" 4 бО который сигналом с вы:;ода нуля вычитающего счетчика 14 переписывается в этот же счетчик 14. Если Ь =О» то схема 12 закрывается и на этом процесс вычисления прекращается. Если Ь Ч- О, то устрэйство

15 по сигналу с выхода нуля счетчпка 14 подает на вход управления распределителя

10 второй импульс, к=торый подготавливает его K передаче импульсов с вькэда дешгтелЯ 9 в тРетью декадУ „ счетчика 5. Дальше процесс вычисления протекает аналогично вышеописанному, При заполнении всех разрядов счетчика 5 сигнал с выхода распгеделителя 10 закрывает схему 12 совпаения.

В счетчике результатов 5 оказывается зафиксированным код числа, пропорционального значению активной мощности.

Если коэффициент мощности исследуемой цепи не равен единице, то отношение " 2

Hg уменьшается во сголько раз, во сколько раз коэффициент мощности отличается эт едини« цы, При этом возможно появление ошибоквследствие того, что старшие разрядьг счег чика 5 не принимают участия в представлении результата отношения. Для обеспечения

Ио представления результата отношения

%4 всеми разрядами реализован алгоритм деления с плавающей запятой. Если, например, коэффициент мощности равен 0,01, то с окончанием второго такта интегрирования на выходе двоичного делителя 9 пэлучаем

К = О импульсов, В этом случае сигнал с выхода устройства сравнения 4 запэминаегся в устройстве 15, что приводит к сдвигу запятой в счетчике 5 на один десятьй раэряд в сторону старших разрядэв. Сэстояние распределителя 10 при этом не изменяется

Этим же сигналом и с приемного счетчика двоичного делителя 9 в вычитаюший счетчик 14 записывается кэд числа Й

С умножением М на 9 величина целоч«с10 N ленного значения отношения К = „2 р О. г

Сигнал с выхода нуля вычптаюпгегэ счетчика 14 переписывает из дг»о«шэгэ делителя

9 код числа 10 N< в счетчик 14. Дальше

C число 10 Й умножается IIA 9 If заносит ся в делитель 9, При этом на его выхэде пэлучвется целочисленное значение эт»гошешш K>ш .еоо 2, катер "о через раолрене

М литель 10 занэсится в старшую декаду счетчика 5, llamfUe процесс вычисления эпгэшения прэисхэдит аналогично описанному при коэффициенте мэшнэсти, равнэм едишгцс, При представлсш4« результата частнэг0 всеми декада;,ги в счетчике 5 процесс вычисления прекращается.

Таким "бразэм, путем автэматической нормализации кода частного 2 эбеспеN1 чено устранение потер«тэчнэсти г» младш«х разрядах при Ifзме«еffffif кээ,ф ггиэнта мэшнэсти исследуемой цепи в ш«рэк«х пределах, На результат преэбразэваш я не г»п«яет погрешность фэрмщ эг»атель ..пэрнэг" на516960

Формула изобретения

Тираж 1029 !!олпнсиое!

1!!ИВ!!!И Государственного комитетя Совета Министров С<СР ло делам изобретений ноткрттий

Филиал ПП П "Пал ит", г. Ужгород, ул.!1роектная, 4

Зякяэ

6Ы/ пряжения, а также нестабильност! частоты генератора очетньк импульсов. Следует отметить, что автоматическая нормализация кода частного приводит к расширению ди.I нами ческого диапазона преобразователя по мощности исследуемой цепи в широких пределах.

ПреЬбраэователь активной мошности в код, состояший иэ множительного устройства, ключей, интегратора, устройства сравнения, определителя периода, генератора . счетньк импульсов, счетчика результата и источника опорного напряжения, в котором входы по напряжению и току соединены с соответствуюшими входами множительного устройства, выход которого подключен ко входу первого ключа, другой вход которого соединен с выходом источника опорного напряжения, вход управления подаиочен к вы.ходу определителя периода, а вькод ключа связан с входом интегратора, выход которого соединен с входом устройства сравнения, выход которого подключен к первому управляюшему входу второго ключа, второй вход которого, соединен с выходом определителя периода, а третий - с вькодом генератора счетных импульсов, о т л и ч а ю ш и й-

Я с я тем„что, с целью повышения точности преобразования активной мошности в код, в него введны двоичный делитель, распределитель импульсов, схема совпадения, б делитель на девять, вычитаюший "<етчик, устройство определения положения запятой; причем первьй вькод второго ключе связан с управляющим входом двоичного делителя, счетный вход которого соединен со вторым

10 управляюшим выходом второго ключау и вход двоичного делителя связан с вькодом схемы совпадений, первый вход которой подключен к выходу генератора счетных импульсов, второй вход - к выходу нуля вычитаюшего счетчика, третий вход» к выходу распределителя импульсов, а выход схемы совпадений связан через делитель на девять с входом вычитаюшего счетчика, входы записи чисел которого соединены с вькодом двоичного делителя, а выход нуля вычитаюшего счетчика подключен к входу перезаписи двоичного делителя и к входу устройства определения положения запятой, другой вход которого связан с вькодом. устройства сравнения и с входом перезаписи двоичного делителя, выход деления ко торого подключен к импульсному входу распределителя импульсов, информационныь выходы которого связаны со входами соотг

ЗО ветствуюших декад счетчика ре!эультата.