Двухканальный аналого-цифровой преобразователь

Двухканальный аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

И АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (! 1) 517997

Союз Советских

Социаан""::-;÷есннх

РесоуСднк феъ, (61) Дополнительное к авт. свид-ву (22) Заявлено 31.07.73 (21) 1954211/21 (51) М. Кл.- Н ОЗК 13/17 с присоединением заявки М

Государственный качнтет

Совета Министров СССР по делач изобретений и открытий (23) Приоритет

Опубликовано 15.06.76. Бюллетень М 22

Дата опубликования описания 19,07.76 (53) УДК 681.325(088.8) (72) Авторы изобретения

А. И. Гадзевич и В. В. Ефремов (71) Заявитель (54) ДВУХКАНАЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в цифровых измерительных устройствах.

Известен двухканальный аналого-цифровой преобразователь (АЦП) поразрядного уравновешивания, содержащий в каждом канале устройство сравнения, делитель напряжения, входы которого соединены с ключами, и триггерный регистр, выходы которого соединены с входами ключей, а нулевые входы — с элементами совпадения.

Недостатком известного АЦП является низкое быстродействие.

Целью изобретения является повышение быстродействия АЦП.

Зто достигается тем, что в предлагаемый

АЦП введены дополнительные элементы запрета, а в каждый его разряд — дополнительный триггер, два элемента запрета, элемент

ИЛИ и дополнительный элемент совпадения, причем единичный вход дополнительного триггера подключен к соответствующему выходу одного из триггеров данного разряда, а нулевой — к выходу дополнительного элемента совпадения, входы которого соединены с единичными выходами триггеров смежного младшего разряда, выход дополнительного триггера подключен к первым входам элементов совпадения и запрета данного разряда, вторые входы которых соединены попарно и подключены к выходам дополнительных элементов запрета, своими входами подключенных к выходам устройств сравнения, третьи входы элементов

5 запрета соединены с единичными выходами соответствующих триггеров данного разряда, а выходы через элемент ИЛИ вЂ” с единичными входами триггеров смежного младшего разряда.

10 На фиг. 1 показана функциональная схема описываемого АЦП; на фиг. 2 — диаграмма его работы.

Двухканальный АЦП содержит два регистра, один из которых выполнен на триггерах 1, другой — на триггерах 2, дополнительные триггеры 3, два блока формирования компенсационных напряжений, состоящих из ключей 4, 5 и делителей 6, 7 напряжения соответственно, устройства 8 и 9 сравнения измеряемого и ком20 пенсационного напряжений, элементы 10, 11 совпадения на нулевых входах триггеров соответствующих регистров, элементы 12, 13 запрета, элемент 14 ИЛИ и элемент 15 совпадения в каждом разряде АЦП и дополнительные .25 схемы 16, 17 запрета.

Преобразуемое напряжение, поступающее на вход 18 устройства, подается на первые входы устройств 8 и 9 сравнения, вторые входы которых подключены к выходам делителей

30 6 и 7 напряжений соответственно, 517997

Входы ключей 5 на входах делителя 7 соединены с единичными выходами триггеров 1 одного регистра, входы ключей 4 на входах делителя 6 — с нулевыми выходами триггеров

2 второго регистра, Единичные входы дополнительных триггеров 3 подключены к единичным выходам триггеров 2, нулевые входы — к выходам элементов 15 совпадения, входы которых соединены с единичными выходами триггеров 1 и 2 смежного младшего разряда регистра. Единичный выход триггеров 3 соединен с первыми входами элементов 10 — 13. Вторые входы элементов 10 и 12 соединены с вы-ходом элемента 17 запрета, вторые входы элементов 11 и 13 — с выходом элемента 16 запрета. Третьи входы элементов 12 и 13 подключены к единичным выходам триггеров 1 и

2 соответственно. Выходы элементов 10 и 11 соединены с нулевыми входами триггеров 1 и 2 соответственно, выходы элементов 12 и 13— с входами элемента 14, выход которого подключен к единичным входам триггеров 1 и 2 смежного младшего разряда. Входы элементов

16 и 17 соединены с выходами устройств 8 и 9 сравнения. Сигнал «запуск» поступает на вход

19 устройства и единичные входы триггеров 1 и 2 старшего разряда регистров, сигнал

«сброс» — на вход 20 устройства и нулевые входы всех триггеров.

Работа устройства осуществляется следующим образом.

В исходном состоянии, устанавливаемом импульсом (фиг. 2,a) поступающим на вход 20, компенсационное напряжение на входе устройства 9 сравнения равно нулю, а компенсационное напряжение на входе устройства 8 сравнения — максимальному компенсационному. Во время преобразования компенсационные напряжения изменяются противофазно.

Преобразуемое входное напряжение U, опступает на вход 18.

Импульсы сравнения, появляющиеся на выходах устройств сравнения, поступают в логические цепи управления ключами компенсационных напряжений через элементы 16, 17 запрета, исключающие возможность одновременного поступления этих импульсов в те моменты времени, когда компенсационные напряжения обоих компараторов близки по амплитуде к преобразуемому. С поступлением на вход 19 импульса (фиг. 2, б) запуска триггеры

1, 2 старшего разряда устанавливаются в положение «1», при котором на выходе делителя

6 напряжения образуется отрицательный, а на выходе делителя 7 напряжения — положительный перепады напряжения, по амплитуде рав эт ные " (фиг. 2,в). Триггер 3 старшего раз2 ряда сигналом с единичного выхода триггера

3 устанавливается в состояние, при котором появляются разрешающие сигналы на входах элементов 10 — 13 данного разряда.

В зависимости от соотношения преобразуемого и компенсационных напряжений разре5

25 зо

5О

65 шающий сигнал гоявляется па выходе либо элемента 16, либо элеменга 17 (при U,( срабатывает устройство 9 и разрешающий сигнал снимается со схемы 17).

При этом срабатывает лишь один из триггеров 1 или 2 и измсняется лишь одно из компенсационных напряжений, Так, при U„(2 триггер 1 сбрасывается в исходное состояние, отключая компенсационное напряжение, равU,, нос ". Триггер 2 при этом остается в еди2 пичном состоянии, и компенсационное напряжение на входе устройства 8 остается равным эт

Изменение компенсационного напряжения приводит к изменению состояния соответствующего компаратора и снятию запрета с элементов 12, 13 запретя. В зависимости от состояния триггеров 1 и 2 элементом 12 или 13 из перепада напряжения на выходе компаратора формируется сигнал (фиг. 2,г, д), который через элемент 14 ИЛИ поступает па установ в «1» триггеров 1 и 2 соседнего младшего разряда. Сигналы с единичных выходов этих триггеров через элемент 15 совпадения устанавливают триггер 3 соседнего старшего разряда в исходное состояние.

В процессе поразрядного уравновешивания напряжения на выходах делителей 6 и 7 напряжения приближаются по амплитуде к величине напряжения U, и в последнем такте уравновешивания становятся равными этому напряжению с погрешностью, не превышающей величины младшего разряда компенсационного напряжения.

Таким образом переход к следующему такту преобразования осуществляется автоматически после установления переходных процессов на данном такте преобразования.

Формула изобретения

Двухканальный аналого-цифровой преобразователь поразрядного уравновешивания, содержащий в каждом канале устройство сравнения, делитель напряжения, входы которого соединены с ключами, и триггерный регистр, выходы которого соединены с входами ключей, а нулевые входы — с элементами совпадения, отл ич а ю щийс я тем, что, с целью повышения быстродействия, в него введены дополнительные элементы запрета, а в каждый его разряд — дополнительный триггер, два элемента запрета, элемент ИЛИ и дополнительный элемент совпадения, причем единичный вход дополнительного триггера подключен к соответствующему выходу одного из триггеров данного разряда, а нулевой — к выходу дополнительного элемента совпадения, входы которого соединены с единичными выходами

517997!

О триггеров см к:.oãî младшего разряда, выход дополнительного триггера подключен к первым входа.,r элементов совпадения и запрета данного разряда, вторые входы которых соединены пo;,àðïo и подключены к выходам дополнительных элементов запрета, своими входами подключенных к выходам устройств сравнения, третьи входы элементов запрета соединены с единичными выходами соответствующих триггеров данного разряда, а выходы

5 через элемент ИЛИ вЂ” с единичными входами триггеров сменного младшего разряда.

517997

Фиг. Z

Составитель Л. Дарьина

Редактор И. Петрашень Техред Е. Подурушина Корректор Л. Орлова

Заказ 1558:6 Изд. № 1452 Тирана 1024 Подписное

ЦНИИПИ Государственногэ комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2