Устройство управления каналами

Устройство управления каналами

Иллюстрации

Показать все

Реферат

 

onисАние

Союз Советских

Социалистических республик (и 51S76e

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СЮИДЮЛЛЬСТВМ. (61) Дополнительное к. авт. саид-.вуМ 386395 (22} ЗаявленоОЗ,05.73 (21)11917984/19-34 рц м yq.

2 с присоединением заявки Хн:

Гасударственный нювнттет

Совета Инннстрюе СССР аю делам нвююрвтвннй н юткрытнй (23} Приоритет (43) Опубликоваио25.06,76.бюМдфтень М23 (53} УДК 681.14,"

1 (088 8) (45) Дата опубликования описаниями 08,7g. В. П, Качков, В.-И. Овсянников, Ю, 6, Тихонам и В, fl, Павлов (72) .Авторы изобретения (71) Заявитель, . (54} . УСТРОЙСТВО УПРАВЛЕНИЯ КАНАЛАМИ

Изобретение относится к вьтчисиительной технике,-, в частности к оргатвттэации структур устройств управления каналами, и является дальнейшим усовершенствова нием устройства управлениа каналамя.

В основном авт. св. М 386355 оин-

:ано устройство улравлеииа каналами, сэдержащее блок эацросов иа передачу дан» ных, баок формирования управлякнанхсигианев„блок сборки ииФорма«ионах тини spa+, метического и логического устройства, блок адресации peracTpos и триггеров уиравла емых каналов, блок запросов as мжро щюграммное «pepaaesaae. биски сборки информационных и адресных аин и таин кивочей защиты каналов, бион« коммутеиии информационных тини каналов и пронес. сора н блоки управления коммута«ией информаниоинаах ион каналов и иро«ессора.

Овнеико в известном устройстве yeyssленни каналами отсутствует контроль его

:работы при вьтнолнении оиераний ввода-вы

goia, 2

Uemь изобретения повышение падеж ости работы каналов as всех этапах вы- . олнения операций ввода-вывода. Дла ето устройство управления каналами содер" блок контроля цередачи управляющей: информации, блок контроля аппаратных приостановок, блок контрола микропрограмм иых приостановок и элемент ИЛИ, выход" которого подключен к выходу признака

И) boa устройства, первый, второй и третий входы элемента ИЛИ соединены соЬтвев- ственно с выхо,рами признаков сбоя блока юижтроля передач управляюшей информации, блока контроли аппаратных нрвостанбвок . ва «блока кокгрола мищюпрограммиых при остановок, информаинониые выходы которавх

4

«ионным вьюнам блока сбора иттформанионных шин арифметического g логическо» ж го устройства, первый н второй входы блот ка коитрола передач управлаииаей Ынформа

«ии соединены соответственно с входной ! шиной группы шии управления процессора и выходом блока адреса«ии регистров и зо триггеров управляемых каналов, первый

518 69

4 второй и третий входы блока контроля in-: паратных приостановок подключены соот ! вететвенно. к выходу управления основной памятью блока формирования управляющих сигналов, выходу признаков управляемых каналов блока. запросов на передачу данных и соответствующей входной шине группы шин управления процессора, первый и второй входы блока контроля микройрограм.. мных приостановок соединены соответственно с выходом блока запросов на микро>. программное прерывание и соответствующей входной шиной группы шин управления процессора.

Это позволяет: контролировать работу устройства управления каналами на всех этапах выполнения операций ввода-вывода.:"

Устройство, управления каналами .пред назначено для подключения к процессору каналов ввода вывода и управления переда-: чей. данных между ними. Блок-схема уст!ройства. представлена на чертеже, где 1устройство управления каналами; 2 — про-. цессор; 3 - основная память процессора;

4 — адресный регистр основной памяти;

5 — информационный регистр основной памяти; 6 - арифметическое и логическое устройство; 7 — устройство микропрограммного управления; 8 - блок зашиты памяти; 9 - блок регистров; 10 — выходные информационные шины арифметического и логического устройства; 11 - входные информационные шины арифметического и логического устройства; 12 » селекторный канал; 13 — мультиплексный канал; 14— пульт управления; 15 — блок запросов на микропрограммное прерывание; 16 - блок запросов на передачу данных; 17 - блок формирования управляющих сигналов; 18блок адресации регистров и триггеров управляемых каналов; 19 - блок управления коммутацией информационных шин кана лов; 20 - блок коммутации информационных шин каналов; 21 - блок сборки инфор- мационных шии арифметического и логичес- кого устройства; 22 - блок управления коммутацией информационных шин процеосора; 23 - блок коммутации информационных шин процессора; 24 - блок сборки ад ресных шин каналов;. 25 - блок сборкишин ключей зашиты каналов; 26 - входные информационные . шины арифметйческого и логического устройства каналов,;:27 - вы - : ходные информационные шины арифметического и логического устройства каналов;

28 - первая группа шин микропрограммно-,го управления процессора; 2 - первая группа шин управления каналами; 30 — вто-1 рая группа шин управления каналами; 31группа шин управления процессора; 32адресные шины основной памяти каналов;

33 - адресные шины основной памяти щюцессора; 34 - шины ключей зашиты кана» лов; 35 - шины ключей защиты процессе ра; 36 - выходные информационные шины, каналов; 37 — входные информационные ши ны процессора 38- выходные информационные шины процессора; 39 — входные информационйые шины каналов; 40 - группа шин управления основной памяти; 41 - третья .рупца шин управления каналов; 42 - вторая группа шин микропрограммного управ»-, ления процессора; 43 .- блок контроля передачи управляющей информации; 44 - блок, контроля аппаратных приостановок; 45блок контроля микропрограммных приоста новок; 46 элемент ИЛИ.

Работа устройства управления каналами осуществляется по командам, которые реализуются микропрограммно. Одна из основных системных функций - управление ® передачей данных между упомянутыми подсистемами.

Операция передачи данных начинается по специальной команде, которая задает адрес канала и устройства ввода-вывода и при помощи специальных управляющих слов указывает код команды ввода-вывода, начальный адрес основной иамяти, ко»личество байтов данных, которые необхо димо передать, управляющие признаки и

® ключ зашиты. Канал формирует управляющее слово устройства и хранит его на своих; регистрах или в специальной памяти.

Йля передачи управляющей информации

ЗЬ между процессором и регистрами каналов служит арифметическое и логическое уст» ройство 6, выходные информационные шины арифметического и логического устройства 10,. блок сборки информационных шин

40 арифметического и логического устройства

21 и входные информационные шины арифметического и. логического устройства ка»налов 26. Состояние: регистров каналов может быть ми!крОпрсд раммно проаналиэи45 ровано через выходные информационные шины арифметического:.и .логического устройства каналов 27, блок сборки информационных шин арифметического и логическо» го устройства 21 и входнь.е информационМ..ные шины арифметического и логического устройства 11.

При передаче управляющей информации между, процессором 2 и регистрами кана» лов 12-14. признак регистра, в который

66 необходимо принять или из которого необ ходимо выдать информацию, указывается в микрокоманде, принимается через соответс гвующие шины первой группы шин микропрограммного управления процессо-! ра 28 в блок адресации регистров и триг-. о

518769

, еров управляемых каналов 18 и поступа ет в каналы через соответствующие шййы

f. адресации управляемых каналов первой группы шин управления каналами 29.

Получив команду, канал обычно освсьбождает процессор для выполнения других команд.

Селекторный канал 12 при готовности принять или передать байт или группу байтов данных, возбуждает запрос на передачу данных, который через соответствующую шину запросов второй группы шин управления каналами 30, блок запросов на передачу данных 16 и соответствующую шину группы шин управления процессора 31 поступает в

:процессор 2. По этому запросу работа процессора по выполнению текущей микронрог раммы приостанавливается на цикл передачи данных между основной памятью н каналом. .. При этом адрес основной памяти передается и

- канала через адресные шины основной памяти канала 32, блок сборки адресных шин (основной памяти) каналов 24 и адресные ,шины. основной памяти процессора 33 в

Ъ ,адресный регистр основной памяти 4, а так- же ключ защиты памяти иэ канала через шины ключей защиты памяти каналов 34, блок сборки шин ключей защиты каналов

25 и шины ключей защиты процессора 35 поступает в блок защиты памяти 8.

Если выполняется команда ввода, то

:данные из канала передаются через выход:ные информационные шины каналов 36, блок коммутации информационных шин каналов 20 и входные информационные ши,ны процессора 37 в информационный регистр основной памяти 5. Если выполняется команда вывода, то данньre из основной памяти 3 через информационный ре» гистр основной памяти 5, выходйые информационные шины процессора 38, блок ком» мутации информационных шин процессора

23 и входные информационные шины каналов 39 передаются в регистры канала.

Блоки управления коммутацией информационных шин 19 и .22 обеспечивают соответствующие пересоединения информацион- ных шин 36 и 37; 38. и,.39 каналов и процессора в блоках коммутации информационных шин 20. и 23-в зависимости от количества передаваемых байтов, четности адреса основной памяти (40) н выполняемой команды (пряма4 или обратная передача 30).

При передаче данных между мульти-. ,плексным каналом 13 и процессором 2 или при передаче байтов состояния канал возбуждает запрос на микропрограммное прерывание, который через соответствую шую шину запроса каналов на микропрограммное прерывание третьей группы шин управления каналов 41, блок запросов на микропрограммное прерывание 15 и вторую группу шин микропрограммного управления процессора 42 поступает в уо тройство микропрограммного управления процессора 7. По этому сигналу выполняется специальная миКропрограмма, которая обеспечивает передачу байта данных или байта состояния в основную память 3.

В каждом из управляемых устройством

1 каналов осуществляется контроль переI даваемой информации по четности, а также контроль работы интерфейса.

Одной из функций предлагаемого уст15 ,ройства управления каналами является контроль за выполнением устройством, операций ввода-вывода на различных ее этапах: а) контроль передачи управляющей информации; б) контроль выполнения аппаратных приостановок (циклов передачи данных между. селекторными каналами 12 и ос25 новной памятью 3); в) контроль выполнения микропрограммных приостановок каналов.

Для выполнения этих функций устройство управления каналами ф содержит

ЭО блок контроля передачи управляющей ин формации 4.3, блок контроля ап: кратных приостановок 44, блок контроля микропрограммных приостановок 45 и элемент

ИЛИ 46.

36 . Каждый иэ каналов представляет собой набор регистров, отдельно управляемых элементов и логических схем, соединенных с устройством управления каналами 1 при помощи системы адресных, ин46 формационных и управляющих шин. Как уже отмечалось, для адресации регистров каналов и отдельных триггеров использую1 ся поля микрокоманды, управляющие подключением регистров к входам и выходу

45 арифметического и логического устройст.ва 6. Соответствующие этим полям ра ряды микрокоманды принимаются через соответствующие шины первой группы шин .. микропрограммного управления процессо66 ра 28 в блок адресации регистров и трит герое управляемых каналов 18, дешифруются и вместе с признаком работающего в данный момент канала передаются в ка:налы ввода-вывода через соответствующие

55 шины адресации управляемых каналов первой группы шин управления каналами 29.

Признаки каналов устанавливаются предварительно перед началом передачи управля ющей информации между требуемым кана40 лом и процессором 2 и переключаются

618769

7 мякропрогр граммно или аппаратно при пере ходе к обмейу- управляющей информацией

: другим каналом..

Для контроля передач управляющей информации между каналами. ввода-вывода н. процессором признаки каналов -через соот . ветствующие шины йериой группы шин управленяя каналами "29 поступают s блок

|онтроля передачи управляющей информации 43, который проверяет правильность фо мирования сигналов управления переда» дрор чей управляющей информации;"Если выпол» няемая микрокоманда определяет обмен информацией между одним из регистров заданного канала и процессором, а в бло ке адресации регистров и триггеров управ ляемых каналов 18 одновременно установ лено более одного или ии одного лризнлка канала, то блок контроля передачи упоав»ляюшей информации 43 формирует сигнал сбоя, который через элемент ИЛИ 46 и шину признака сбоя группы шнн управления, процессора 31 останавливает работу процессора. При этом в блоке контроля пере дачи управляющей информации 43 устанавливается соответствующий индикатор, определяющий состояние признаков управляемых каналов, После завершения передачи управляющей информации каналы 12, 13 обеспечивают управление дальнейшим выполнением опера» ции ввода-вывода. Устройство управления

«аналами 1 контролирует правильность выполнения циклов передачи данных между каналами при помощи блока контроля аппаратных приостановок 44.

Приоритет селекторньцс каналов 12 на передачу данных определяется s блоке эал росов на передачу данных 16. Если воз»бужден запрос на передачу данных только от одного из селекторных каналов 12,б|юк запросов на передачу данных 16 формирует признак. работы этого канала, который чеч реэ блок управляющих сигналов 17 и со» ответствующую шину второй группы шин уцравления каналов ЗО поступает в обслуживаемый канал. Этот признак остается возбужденным до конца ааКпа передача данных между каналом 12 я оперативно и намять ю 3.

Если возбуждены запросы на передачу данных от двух селекторных каналов одно; временно, то блок запросов на перелечу данных 16 формирует признак рабоп| более приорительного канала и выполняется цикл передачи данных между ним и опера» тивиой памятью 3. Обычно приоритет первого селек|ориого канала 12 выше запроса иа передачу данных второго селекторного кацапа, Каждый ййкл йередачи данных между каналом 12 и оперативной памятью 3 состоит из последовательности тактов чтения-обработки-записи, сигналы выполя пения которых формирует блок формирования управляющих сигналов 17 и которые ,поступают в процессор 2 и канал 12-по соответствующим уйравляющим шинам 40 ,и 30 процессора и каналов соответствен

31

На этапе передачи данных между селекто ными каналами 12 и оперативной паторны мятью блок контроля аппаратных приоста новок 44 проверяет:

1Ü а) правильность формирования призна ков ра боты селекторных каналов (не дол жно быть одновременно установленных признаков иаков работы обоих селекторных ка

Ж налов или ни одного из них в цикле .передачи данных); б) правильность формирования последовательности тактов в циклах передачи дан ных (не должно быть двух тактов чтения

М подряд или тдята записи без предваритель ного чтения или регенерации) °

Если блок контроля аппаратных приоо.тановок 44 обнаружит невыполнение однэ39 го иэ укаэанных выше условий, то он фоомирует сигнал сбоя, который через элемент ИЛИ 46 и соответствующую шину признака. сбоя группы. шин управления про цессора поступает в блок микропрограммного управления 7 и останавливает работу процессора. При этом в блоке контроля аппаратных приостановок 44 устанавливается соответствующий причине сбоя индикатор.

° Э

Как уже отмечалось, когда каналы завершают передачу данных, они ус ганЬвли вают запросы на .микропрограммйую приоста новку. Приоритет каналов определиется в и .блоке запросов на микропрограммное прерывание 15. Мультяилексный канал имеет самый низкий приоритет среди каналов, управляемых устройством 1. Приоритет обоих селекторных каналов одинаков, йф ио если оба селекторных канала установиma запросы на микропрограммйую приостанов-. ку, то первый селекторный канал подула. ет приоритет перед вторым. Если уже на чалось обслуживание запроса второго се

46 лекторного канала и поступил запрос от первого селекторного канала„то его обслуживание будет задержано до заверяения, микропрограммной приостановки второго се лекторного канала. Таким образом; запрос

OO на микропрограммную приостановку любого

518769

1О селекторного канала может приостановить работу процессора или мультиплексного канала, но не может прервать микропрограм мную приостановку apyroro каяала.. Ю

Правильность установки "приоритета сре ди запросов каналов контролнруег блок онтроля микропрограммных цриос гановок 45, который вырабатывает сигнал сбоя н yea» навливает соответствующий индикатор, eoas: а) блок запросов на микропрограммное прерывание 45 формирует сигнал запроса на микропрограммную приос гановку и нерв» дает его в процессор во время обслужива няя запроса селекторного канала; б) пря одновременном появлеяяи запро . ,сов от мультиплексного и селекторного кз» .

;палов приоритет получает мультиплексный канал. ®

Сигнал сбоя, сформированный в блоке контроля микропрограммных приостановок

45 при обнаружении любого иэ указанных . выше сбоев, поступает через элементИАИ.

46 в блок мякройрограммного управления 7 и останавливает работу процессоРа

В любом из опясанных случаев оста процессора по сбою в работе устроМ, ersa управления каналов 1 более точно 44 ричину останова можно определить путем анализа состояния индикаторов в бло ке контроля передачи управляющей янфор ,мацки 43, блоке контроля аппаратных приостановок 44 и блоке контроля микро-. N ! ярограммных приостановок 45 череэблок формационных шян арифметического и логического устройства 21 s входные ин» фермацяонные шины арифметического и ло, жвческого устройства 11 .. ° .. 49

Формула изобретения

Устройство управления каналами по авт. св. N 386395, о т л я ч а ю щ е е с я тем, что,с целью повышения надежности работы каналов, оно содержит блок контроля пйередаачи управляющеК информа-, ции, блок контроля аппаратных йриостановок j блок контроля микропрограммных приоюгановок и элемент ИЛИ,IâûxoÿêoòÜðo . подключен к выходу пряэнака сбоя уотройства, первый,.второй и третий входы емеи га ИЛИ соединены соответственно g

xoaeani йряэнаков сбоя блока кон гроля . редач, уйравлпющей информации, блока итроля аяпаратных приостановок s блокоятроля микройрограммнь!х приостано» вок, янформациоиные выходы которйх под

)ииочены к соответствуккцим информациоййим ! входам блока сборки передач информационных ,шнн арифметического и логического устрой ,с гва, первый и второй входы блока контро

1, ля передач управляющей информации соеди вены соответственно с выходом блока адресации регястров и триггеров управля емых каналов и соответствукяцей входной шиной группы шин управления процессора, «ервый, второй и третий входы блока коя ° троля аппаратных прностановок подключены соответственно к выходу управления основ ной памятью блока формирования управля- ющих сигналов, выходу признаков управля емых каналов блока запросов íà передачу данных и соответствующей входной шине грутэ. пы шин управления процессора, первый и вто- рой входы блока контроля микропрограммой приосгановок соединены соответственно е выходом признаков запросов блока запросов на микропрограммное прерывание н оответствующей входной шиной группы шия управления пропессора.

Составитель В. Качков редактор И. Острова Техред М. диковиц Корректор! Н, Бугакова

-.Заказ 1766/260 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-36, Раушская наб., д.4/5.

Филиал ППП "Пагснт", г. Ужгород, ул. Проектная, 4