Вычислительное устройство цифровой интегрирующей структуры

Вычислительное устройство цифровой интегрирующей структуры

Иллюстрации

Показать все

Реферат

 

Союз Ссеетскин

Социапистическин

Республик

О П И С А Н и Е „,);.„„„, ИЗОБРЕТЕН ИЯ (61) Дополнительное к авт. саид-ву (22) Заявлено 25.11 ° 74 (21) 20T7428/18-24.;С 06 J 1 )2 с присоединением заявки № (23) Приоритет (43) Опубликовано25.06. 76.Бюллетень i¹ 2З (45) Дата опубликования описания 15.07. (6

Государственный комитет.

Совета Министров ССсР ао делам нэооретеннй и открытий (53) УД1(6dl.:.э 25.5

" Ос "i Я) (72} Авторы изобретения

А. В. Каляев, В. Ф. Гузик, Р. М. Крюков, А. Г. Плотников

g В. H. Максименко (7f) Заявитель Таганрогский радиотехнический институт им. В. Д. Калмыкова (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПИФРОВО1.

ИНТЕГРИРУЮЩЕЙ СТРУКТУРЫ

Изобретение относится к вычислительной технике.

Известны устройства, содержащие регистры мантисс приращений подынтегральной функ-б ции, первые входы которых соединены с шиной приращений подынтегральной функции,выходы — через комбинационный сумматор соединены с первым входом сумматора подынтегральной функции, второй вход которого 19 соединен с выходом|регистра мантисс по,дынтегральной функции первый Вход которого соединен с шиной ввода начальник данных, выход сумматора подынтегральнсй функции соединен с первым входом блока умно- 15 жения, второй вход которого соединен с выходом регистра мантисс переменной интегрирования, первый вход которого соединен с шиной приращений переменной интегрирования, выход блока умножения подключен к 29

:первому входу сумматора остатка интеграла, второй вход которого подключен к выходу регистра хранения остатка интетрала, выход — соединен со входами регистра хране:ния остатка интеграла и блока выделения Яб выходных приращений. подключение),. с в г::.о-. ду устройства.

Однако при пользовании извести",:и;1 .,,15:.яислительньп4и устройствами и;цн

;,интегрирующими машина> ц (ПИМ) в,-,пслнсн ными с приме.нением этих устройств, кесбхс— димо проведение предварительиогс масштабирования. Все величины, вводимые в ПИМ с фиксированной запятсйр а также пслуч земь! е в процессе вычислений и передаваемь:.с нз одних устройств в другие, должны переда— ваться в определенных масштабах. Процесс масштабирования в таких Щ Р1 тсудсемск.,,требует значительного времени тля пспгс :товки задачи к решению.

Цель изобретения - псвьпиенне тсч л ос т и пои работе с фиксированной =-апятсй и мне гсразрядными приращениями и повышение эффективности использования устройства.

Для этого и устройство введены блоки управления масштабированием, нсрмализаы-:и, приема и хранения обратнсгс масштабнсгс сигнала, изменения порядка выхсдшлх при-ращений, регистр порядков перемен :îé пнт рирсвания, регистр порядков поды.:,,е;вальц ;й

5 Я7Я) функции и регистры порядков приращений подынтегральной функции, соединенные первыми входами с шиной приращений подынтегральной функции, вторые входы регистров мантисс приращений подынтегральной функции и регистров порядков приращений подынтегральной функции подключены к первому выходу блока управления масштабированием, третьи входы соединены соответственно с первыми выходамь регистров порядков приращений подынтеграль- ной функции, вторые выходы которых подклю1Е чены к выходной шине обратного масштабного сигнала, третьи выходы - к первому входу блока .управления масштабированием и, выходу регистра порядков подынтегральной функции, первый:вход регистра порядков по- э дынтегральной функции соединен с шиной

; ввода начальных данных, второй вход объединен со вторым входом регистра мантисс падынтегральной функции и подключен ко вто/ рому выходу блока управления масштабиро- ® ванием, входы регистра порядков переменной интегрирования .соединены соответственно с шиной приращений неремвнной интеГрирования и с третьим выходом блока управления масштабированием, выходы - подключе-® ны соответственно ко второму входу регистра мантисс переменной интегрирования, ко второму входу блока управления масштабированием и к выходной шине обратного мас штабного сигнала, входы 6пока управления 4О масштабированием, начиная с третьего входа,соединены соответственно о первым выходом блока нормализации, с шиной ввода начальных данных, с выходом блока приеме и хранения обратного масштабного сигнала, 3В а выходы, начиная с четвертого, соединены соответственно с первым входом блока. Изменения порядка выходных приращений и с первым входом блока приема и хранения обратного масштабного сигнала, вход блока 49 нормализации соединен с выходом сумматора подынтегральной функции, второй выходс третьим входом регцстра мантисс подынтегральной функции, второй вход блока приема я хранения обратного масштабного 45 сигнала соединен с входной шиной обратного масштабного сигнала, второй вход блоке изменения порядка выходных приращений сое- . динен с шиной ввода начальных данных вы ход подключен к соотвеФ твуюшвму входу 69 блока выделения выходных приращений.

Жо позволяет .повысить точность вычис. лений и уменьшить время подготовки задачи к рошению.

Устройство обеспечивает режим автома- ф тического масштабирования, суть которого заключавтса в том, что каждое вычислительнов устройство цифровой интегрирующей структуры вместе с выходными приращениями вырабатывает масштабные сигналы, котопые 49

4 харак териэукл иэмеиени и>рника ис )ем -нных изменение масштаба Выраба Гывяемых прирашений и возможные или необходимые изменения масштабов приращений HxorrHrè

;величин. Так как при решении конкретных

,задач see устройства связаны между собой

:в соответствии со схемой коммутации, то . изменение масштабов B одном устройстве эа; висит от возможности изменения масштабных ! ,.соотношений в других, связанных с ним ус тройствах.

Автоматическое масштабирование переменных в устройствах цифровой интегрирующей структуры осуществляется вы толнейием основных масштабных соотношений: где П» — порядок подынтегральной функции

П - порядок приращений переменной интегрирования, ПД - порядок выходных приращений, Мр - количество сдвигов приращений подынтеграпьной функции;

ПД» - порядок приращений подынтегральной функции; й. - количество разрядов мантиссы подынтегрельной функции;

К вЂ” количество разрядов приращений подынтегральной функции.

На чертеже представлена схема устройства, которое содержит блок 1 приращений подыйтегральной функции, блок 2 выделения выходных приращений, сумматор 3 подынтегральной функции, блок 4 нормализации, блок

5; умножения„сумматор 8 остатка интеграла> блок 7 управления масштабированием, блок 8 хранения подынтегральной функции, регистр 9 хранения остатка интеграла, блок

3.0 приращений переменной интегрирования, блок 11 приема и хранения обратного масштабного сигнала, блок 12 изменения порядка выходных приращений, шину 13 выходных приращений, шину 14 приращений подынтегральной функции, шину 15 приращений переменной интегрирования, входную шину 16 обратного масштабного сигнала, выходную шину

17 обратного масштабного сигнала, шину

18 ввода начальных данных.

8 состав блока 1 входят регистры 19+19 мантисс приращений подынтегральной функции, регистры 2ф-20 порядков приращений подын3 тегральной функции и комбинационный сумма,тор 21, блок 10 включает регистр 22 порядков переменной интегрирования и регистр 23 мантисс переменной интегрирования, блок 8 содержит регистр 24 мантисс подынтеграль,ной функции и регистр 25 порядка подынтег ральной функции, с- 1 8

Ti

f ff»>H>;> 1 р 1(11-ни>1 м>»II>rбить иа три 1 ».11> /lс>!EC!l о>11 >1УЛХ Е»>> ВремAEц1 этапа» Первь1Й

«твл - Ввод. По шине 18 ввода начальных двин11х в блок 8 хранения подынтегральной функции заносится мантисса и порядок /Пу/ начального значения иодынтегральной функции, а в блок 12 изменения порядка выход.ных приращений — порядок выходных прира-

: щений.

После окончания ввода по шине 18 на вход блока 7 поступает сигнал окончания ввода. Блок 7 управлении масштабированием выдает в блок 1 приращений подынтегральной функции сигнал /И - к/ и в блок 8 сиг« нал разрешающий передачу значения порядка в блок 1. Начальные значения порядков входных приращений определяются по формуле:

Я -и-к — П рг Ц

После выполнения, прямой и обратной. передачи масштабных сигналов все устройства, включенные в задачу, масштабно согласованы между собс>й при условии, что порядок приращений независимой переменной ПМ равен нулю.

Второй этап - начальное масштабирование. Он заключается в том, чтобы от значения Пь 1 = 0 перейти к Ah,t -a (д. = 2 - заданный шаг решения). 30

На этом этапе работают только блоки, предназначенные для автоматического масштабирования. Если входы блока 10 или блока 1 закоммутированы входными шинами 14 или

15 на машинную переменную, то по разрешающим сигналам, поступающим из блока 7, в течение "а" шагов начального масштабирования в качестве прямого масштабного сигнала поступает сигнал "-1", который складывается с порядками приращений блоков О

1и 10.

После "а" шагов происходит стабилизация порядков и числовой информации. При стабилизации работают все блоки автоматического масштабирования и полностью осуществляется автоматическое масштабирование.

Третий этан — решение задачи с заданным шагом ьФ =2

Устройство осуществляет преобразование О информации, представленной в вице квантованных приращений, в соответствии с раэностной системой уравнения, Процесс автоматического масштабирования заключается в обработке масштабных сигна-+ лов, изменении порядков подынтегральной функции Пц, выходных приращений Пдь и переменной интегрирования Hd,ii, а также сдвиге мантисс входных приращений, подьштегральной функции и выходных приращений, @

1:> ввт(>мат11>/>".Гкок1 мв>.»»" б»> <:,. 1»>>>

?l O ВЕ>IД Е11 И ТЬ 1 > 11 > f > O R II H, На перВОм уроВ11е о»>аб>вт1>1В"- т> "я >- " ., >1 приходящее значение изменения порядка,ц

1ращений переменной интегр11ровитя> Ес ги

> порядок приращений переменной IIHTBI pHI>о" ваний, хранимый в блоке 10 прира>дания н .— ременной интегрирования, больше:.пуля, то

HG 6EIoKB 1 0 B áiIOK 7 управления I>IBcштабированием поступает соответствую ций сигнал и если из блока 4 пормвлиэацин и пер ело>1н; ния поступает в блок 7 CHI HB!I o том что

Я мантисса подынтегрвльиой функции и блок. . 8 не нормализована, -.î блок 7 Выдает управляющие сигналы: В блок 8 хрв11ен>яя I!c

> дынтегральной функции, при котором ма>1тисов подынтегральной фу.1111>1111 сдвигается влево на бдин разряд и порядск х1еш:ша.— ется на единицу," В блок 10, Hip! котором значение порядка переменной 1111т>е;р:-рап;-,— ния уменьшается на единицу, в б>ок 1 .:р котором порядок входных прит>вше>1 :;>1 11о>>ынтегральной функции увеличиваессся на ецш>нЦУ. ВСЕ Этн ДЕйотВИЯ ВЫПОЛНЯ>ОТСЯ 1>с- ТЕХ пор пока значение порядка 11еремс>111,ой 1>н-. те1рирования в блоке 10 н-. CTBI:.="-" р.- ->i>lì

> нулю или пока из блока 4 пс с--:,упвет с111-". вл

О ТОМ, HTO MBHTIICCB ПОДЫН ТЕГ>)В.>1Ь",ОЙ»> j"-".. ции не нормвлизована.

Если иэ блока 10 В блок 7 поступвс:сигнвл о том, что порядок приращений 1еременной интегрирования больше нуля, а нэ блока 4 в блок 7 поступает сигнал о тс>11>

ЧТО MBHT>ICCB ПОДЫНТЕГРВЛЬНОЙ фУНКЦИЛ P. блоке 8 нормвлиэоввна, то блок 7 Выдвет управляющие сигналы: в блс>к 1 > 11змеце11и- порядка выходных приращений, при котором значение порядка увеличивается на единицу; в блок 10, при котором значение порядка переменной интегрированпч уменьшается HB единицу, в блок 11 приема и хрвне1:ия обратного масштабного сигнала, при котором значение IIopRgKB oápBTHol 0 MBcl!ETB5IIQI o > иг! нала увеличивается на единицу, Все эти действия выполняются до тех пор по — à из блока 10 в блок 7 поступит сигнал о том, что значение порядка переменной интегрирования в блоке 10 равно нулю.

Если из блока 10 в блок 7 поступает

I сигнал о том, что порядок прираще1111й пер:-.менной,интегрирования. меньше нуля„в из блока ll в блок 7 поступает сигнал о то.1> что значение порядка обратного мвсн1табло= ( го сигнала меньше нуля то блок 7 Вы 1,ает

> 11> управляющие сигналы; в блок 8, при 1со1.;>;>ак1 мантисса подынтеГрм1ьной функции сдвнг. --.

;етсч Вправо на адин разряд„а поря, ;:с>к у11:.:=.

1личивается IIB единЕгцу> B блок 1 i.>l i>1> с1, Topo1 значение порядка пе-;>еме1>1 нс>Й „: l!T>. i >,.* -! ровакпя увел>гч 11ВВ>тся HB ед >11111 н >"„ l > бць к > прн котором порядок входных приращений подынтегральной функции уменьшается на единицу. Все эти действия выполняются до тех пор пока значение порядка переменной интегрирования в блоке 10 не станет равным нулю или пока значение порядка обратного масштабного сигнала в блоке 11 не станет больше или равным нулю.

Если из блока iO a блок 7 цоступает сигнал о том, что порядок, приращений переменной рнтегрирования меньше нуля, & из блока 11 в блок 7 поступает сигнал о том, что значение порядка обратного масштабно го сигнала не меньше нуля, то блок 7 выда-, ет yffpавляюшне, сигналы: s блок 12, при котором значение порядка выходных приращений уменьшается на единицу; в блок 10, цри котором значение порядка переменной иггегрирования увеличивается на единицу) в блж 11, при котором значение порядка обратного масштабного сигнала уменьшаеъ. ся ия единицу.

Все эги действия повторяются до тех пор, пока из блока 1О в блок 7 не поступят сигнал о том, что значение порядка rie

Ременной интегрирования psBBo. Нулю. а

Если значение порядка переменной интер рирования в блоке 1О равно нулю, то на этом заканчивается первый уровень автома тпческого масштабирования и осуществляется переход ко второму уровню, на котором ЭО происходит улучшение режима Bbf чнслений.

В течение всего времени выполнения второго уровня из блока 10 в блок 7 посту нает сигнал о том, что значение порядка переменной интегрирования равно нулю. 35

Если нз блока 3 1 в блок 7 поступает сигнал о -.ом,что значение порядка обратного масштабного сигнала меньше нуля, то из блока 7 поступают сигналы: в блок 8, по ко горому происходит сдвиг мантиссы подынтеграпьиой функции вправо на один разряд,и увеличение порядка на единицу, в блок Х, цо которому происходит уменьше ние значениш порядков входных приращений подынтегральной функции на единицу; в щ блок 1 1, по которому происходит увеличе ние порядка обра гног масш габного сигнала на един*fuy; вблок 12, покогоромупроисходигуве пиченпе порядка выходных приращений на едини« цу 50

Эти действия повторяются до тех пор пока из блока 1 1 в блок 7 не поступит сигнал о том, что значение порядка обратного масштабного сигнала равно нулю.

Если из блока 11 в блок 7 поступает 55 сигнал о том, что значение обратного масштабного сигнала не меньше нуля и из блока 4 в блан 7 поступает сигнал о том, чго мтлнсси подыитегральной функции не нормализовала, пз блока 7 поступают сигна«66

81

Я лы . в блок 8,; по которому происходит с:дв;. г мантиссы цодынтегральной функции влево ,на один разряд и уменьшение порядка на единицу; в блок 1, по которому происходит увеличение порядков входных приращений подынтегральной функции наудиницу;, в блок 11, по которому происходит уменьшение порядка обратного масштабного сигнала на единицу; в блок 12, по которому происходит уменьшение порядка выходных приращений.

Эти действия повторяются до тех пор ,пока из блока 11 в блок 7 не поступит ,сигнал о том, что значение порядка обратного масштабного сигнала равно нулю.

Если из блока 11 в блок 7 поступает сщ нал q.;òoì, что значение обратного масштабного сигнала не меньше нуля и из блока4 в блок 7 поступает сигнал о том, что ман: тисса подынтегральной функции нормализована, то на этом заканчивается второй óðoвень автоматического масштабирования, в этом случае нельзя улучшить режим вычислений, Второй ypoaem заканчивается также,когда из блока 11 в блок 7 поступает сигнал о том, что значение обратного масштабного сигнала равно нулю.

Третий уровень автоматического масштабирования - это контроль порядков входных

1 приращений подынтегральной функции.

Если из блока 1 в блок 7 поступает сигнал о том, что значение порядка входных приращений подынтегральной функции больше ,значения п-к, т. е. приращения выходят.за старшие разряды мантиссы падынтегральной функции, то блок 7 вырабатывает управляющие сигналы, которые поступают: в блок 8„ по которому происходит сдвиг мантиссы нодынтег ральной функции на один.разряд вправо и увеличе.ще порядка на единицу; в блок

12, по которому происходит увеличение порядка выходных приращений на единицу; в блок 1, по которому происходит уменьшение порядка входных приращений на единицу; в блок 11, по которому происходит увеличение .порядка обратного масштабного сигнала на единицу.

Эти действия повторяются до тех пор„ пока значение порядков входных "приращений подынтегральной функции не станет меньше .значения (п-к).

На этом автоматическое масшабирование заканчивается. Устройство переходит K выполнению вычислительных операций с заданным шагом М =2

Формула изобретен и я

Вычислительное устройство цифровой интегрирующей структуры„содержащее регист

518781 ры мантисс приращений подынгегральной функции, первые входы которых соединены с шиной приращений подынтегральной функции, выходы через комбинационный сумматор соединены с первым входом сумматора псдынтегральной функции, второй вход которого соединен с выходом регистра мантисс подынтегральной функции, первый вход которого соединен с шиной ввода начальных данных, выход сумматора подынтегральной функции соединен с первым входом блока умножения, второй вход которого соединен с выходом регистра мантисс переменной интегрирования, первый вход которого соединен с шиной приращений переменной интегрирования, выход блока умножения подключен к первому входу сумматора остатка интеграла, второй вход которого подключен к вь ходу регистра хранения остатка интеграла, выход соединен со входами регистра хранения остатка интеграла и блока выделения выходных приращений, подклк

И ченного к выходу устройства, о т л и ч а— ю ш е е с я тем, что, с целью повь..щения точности при работе с фиксированной запятой и многоразрядными приращениями и повышения эффективности использования устройства, в него введены блоки управления масштабированием, нормализации, приема и хранения обратного масштабного сигнала, изменения порядка выходных приращений, регистр порядков переменной интегрирования, регистр порядков подынтегральной функции и регистры порядков приращений подынтегральной функции, соединенные первыми входами с шиной приращений подынтегральной функции, вторые входы регистров мантисс приращений ® подынтегральной функции и регистров порядков приращений подынтегральной функции подключены к первому выходу блока управления масштабированием, третьи входы соединены соответственно с первыми выходами регист - ®О ров порядков приращений подынтегральной функции, вторые выходы которых подключены к выходной шине обратного масштабного сигнала, третьи выходы — к первому входу блока управления масштабированием и выходу регистра порядков подынтегральной функции, первый вход регистра порядков подынтегральной функции соединен с шиной ввода начальных данных, второй вход объединен со вторым входом регистра мантисс подынтегральной функции и подключен ко второму выходу блока управления масштабированием, входы регистра порядков переменной интегрирования соединены соответственно с шиной приращений переменной интегрирования и с третьим выходом блока управления масштабированием, выходы подключены соответственно ко второму входу регистра мантисс переменной интегрирования, ко второму входу блока управления масштабированием и к выходной шине обратного масштабного сигнала, входы блока управления масштабированием, начиная с третьего входа, соединены соответственно с первым выходом блока нормализации, с шиной ввода начальных данных, с выходом блока приема и хранения обратного масштабного сигнала, а выходы, начиная с четвертого, соединены соответственно с первым входом блока изменения порядка выходных приращений и с первым входом блока приема и хранения обратного масштабного сигнала, вход блока нормализации соединен с выходом сумматора подынтегральной функции, второй выход - с третьим входом регистра мантисс подынтегральной функции, второй вход блока приема и хранения обратного масштабного сигнала соединен с входной шиной обратного масштабного сигнала, второй вход блока изменения порядка выходных приращений соединен с шиной ввода начальных данных, выход подключен к соответствующему входу блока выделения выходных приращений.

518781

Составитель А. Жеренов

Редактор И. Острова Техред М у иковин Корректор А. Гриценко

Заказ 2701/203 Тираж 495, Поднисное

ЫНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4