Частотный дискриминатор

Частотный дискриминатор

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ .К АВТОРСКОМУ СВИДИТВЛЬСТВУ

Союз Советских

Социалистических

Респу6лик (») 518864

Г,:..;-. „-.„., э @э а, вити -"" . о-т:„-хи .,оо„

, ют и- р,.=, < (61) Дополнительное к авт. свид-ву (22) Заявлено 01,07.74 (21) 2038896/21 с присоединением заявки № (23) Приоритет (51) М, Кл.

НОЗ К 5/20

Н04 В 3/46

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (43) Опубликовано 25 06 76 Бтоллетень № 23 (53) УДК (45) Дата опубликования описания 0/0776

621.374. 335.10(088.8) (72) Авторы изобретения

И, Е. Байдан, A.Ю. Лев, Л.М. Рахович и Б. Б. Сичинава (71) Заявитель

Одесский электротехнический институт связи им. А; С. Попова (54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР

Изобретение относится к технике передачи дискретной информации по каналам радио — и электросвязи и может использоваться в многоканальных устройствах (модемах) передачи дискретной информации с ортогональными канальными сигналами для автоматической подстройки частоты (АПЧ) .

Известен частотный дискриминатор, содержащий два параллельно соединенных канала, в каждом из которых первые входы перемножителей соединены с входной клеммой, вторые — с генераторами опорных частот, а выходы — с входами интеграторов, выходы интеграторов соединены с входами компаратора, являющегося выходом устройства(1).

Однако этот компаратор требует для своей работы отдельный канал для сигнала подстройки частоты, из-за чего снижается пропускная способность модема, уменьшается помехоустойчивость системы автоподстройки, кроме того, колебательные системы дискриминатора увеличивают задержку в цепи автоподстройки, в результате снижается быстродействие АПЧ.

Известен дискриминатор, применяемый в многоканальных системах с ортогональными канальными сигналами и многократной фазоразностной манипуляцией, который анже требует отдельный канал для сигнала подстройки частоты (21.

Целью изобретения является повышение помехоустойчивости и быстродействия дискриминатора.

Для этого в него дополнительно введены устройство управления c:ñëþ÷àìH сброса и передачи, детекторы и усреднитель, при этом первый выход устройства управления соединен с управляющими вхоцами ключей сброса интеграторов, второй выход — с

10 управляющими входами ключей передачи, выходы которых соединены с входами интеграторов, а выходы ключей передачи — с входами детекторов, входы которых соединены с выходами интеграторов, а выход компаратора соединен с входом усреднителя., выход

1б которого является выходом частотного дискриминатора.

На чертеже приведена структурная электрическая схема дискриминатора.

Частотный дискриминатор содержит каналы 1

20 и 2, включающие соответственно перемножители 3 и 4, интеграторы 5 и 6, ключи 7 и 8 передачи. детекторы 9 и 10 и ключи 11 и 12 сброса интеграторов 5 и 6, генераторы 13 и 14 опорных частот, устройство 15 управления ключами 7, 8 и 11, 1, компаратор 16 и

25 усреднитель 17. Входом дискриминатора являются

518864

Подписное

Филиал ППП "Патент*, г. Ужгород, ул. Проектная, 4 объединенные первые входы перемножителей 3 и 4, вторые входы которых подключены к генераторам 13 и 14,.а выходы через последовательные цепочки соответственно из интегратора 5, ключа 7, детектора 9 и интегратора 6, ключа 8 и детектора 10 — к входам компаратора,16, выход которого связан через усреднитель 17 с выходом устройства. Первый выход устройства 15 связан через ключи 11 и 12 соответственно с управляющими входами интеграторов 5 и 6, а второй выход — с управляющими"входами ключей 7 и 8.

Дискриминатор работает следующим образом.

Перемножители 3 и 4 осуществляют перемножение входного группового сигнала на опорные колебания с частотами f„=i, — Ь f и f,= =f; p, подаваемые от генераторов 13 и 14. Результаты перемножения подаются на интеграторы 5 и 6, производящие интегрирование этого напряжения в течение времени Т. Управление зарядом и разрядом конденсаторов интеграторов 5 и 6 осуществляется ключами 11 и 12. В конце каждой посылки результаты интегрирования с помощью ключей 7 и 8 подаются на двухполупериодные выпрямители — детекторы 9 и 10, с выходов которых результаты обоих каналов подаются на компаратор 16, на выходе которого получается разность напряжений, абсолютная величина которого указывает на величину частотного смещения входного сигнала, а знак — на его направление.

ILHHHI1H Заказ 2427/287 Тираж 1029

Формула изобретения

Частотный дискриминатор, содержащий два параллельно соединенных канала, в каждом из которых первые входы перемножителей соединены с входной клеммой, вторые — с генераторами опорных частот, а выходы — с входами интеграторов, выходы интеграторов соединены с входами компаратора, являющегося выходом устройства, отличающийся тем,что,сцельюповышения помехоустойчивости и быстродействия, в него дополнительно введены устройство управления с ключами сброса и передачи, детекторы и усреднитель, при этом первый выход устройства управления соединен с управляющими входами ключей сброса интеграторов, второй выход — с управляющими входами ключей передачи, входы которых соединены с выходами интеграторов, а выходы ключей передачи — с входами детекторов, выходы которых соединены с входами компаратора, а выход компараМ тора соединен с входом усреднителя, выход которого является выходом частотного дискриминатора.

Источники информации, принятые во внимание при экспертизе:

1. Авт,св. СССР N 346804, М. Кл Н 04 В 3/46.

2. "Аппаратура оргсвязи типа 201А и 201В с двойной относительной фазой модуляцией", изд-во

"Зарубежная техника связи", серия: телефон, телеграф, почта, 1962 г., вып. 4, стр. 34 — 35.