Устройство сопряжения

Устройство сопряжения

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (11) 5)9704

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) 3а явлено 26.09.74 (21) 2067226/24 с присоединением заявки № (23) Приоритет

Опубликовано 30.06.76. Бюллетень № 24

Дата опубликования описания 06.08.76 (51) М. Кл.- G 06F 3!04

Государственный комитет

Совета Министров СССР (53) УДК 681.325(088 8) по делам изобретений и открытий (72) Автор изобретения

В. А. Авдеев

Таганрогский радиотехнический институт им. В. Д. Калмыкова (7l) Заявитель (54) УСТРОЙСТВО СОПРЯ)КЕНИЯ

Изобретение относится к области вычислительной техники, в частности к устройствам сопряжения вычислительных машин с цифровыми и нтеграторами и может быть использовано при построении гибридных eb?числительных систем.

Известно устройство сон ряжения, содержащее дешифратор адреса, входы которого соединены с выходами регистра кода операции и счетчика адреса, регистр признака, выход которого через дешифратор признака соединен с первым упра вляющим выходом устройства и управляющими входами регистра кода операции и счетчика адреса, счетчик данных, выход которого соединен с входом блока управления, соединенного двухсторонBHMH связями с первым и вторым входамивыходами устройства, реверсивный преобразователь прямого кода в дополнительный, первый информационный вход которого соединен с первым информационным выходом буферного регистра, причем вычитающий вход счетчика данных, первый информационный вход буферного регистра и вход регистра признаков соединены с информационным входом с первым информационным выходом устройства, а выходы дешифратора адреса соединены с группой выходов устройства.

Цель изобретения — со кращение оборудования устройства.

Поставленная цель достигается тем, что второй и третий информационные выходы устройства соедине|ны соответственно с перiBbIM и вторым информационными выходами буферного регистра, второй информационный

|вход которого соединен с первым и нформационным выходом реверсивного преобразователя,прямого кода в дополнительный, управляющий вход которого соединен с выходом

10 дешифратора признаков, а вторые информационные вход и выход реверсивного преобразователя прямого кода в дополнительный соединены соответственно с вторым информационным входом и третьим информацион15 ным выходом устройства.

Блок-схема устройства сопряжения представлена на чертеже.

Устройство сопряжения содержит дешифратор адреса 1, реверсивный преобразователь

20 2 прямого кода в дополнительный, буферный регистр 3, регистр п|ризнака 4, дешифратор признака 5, счетчик данных 6, блок управления 7, регистр 8 кода операции, счетчик адреса 9.

25 В схему входят вычислительная машина

10 (ЦВМ), цифровой интегратор 11, коммутатор 12, командное запоминающее устройство 13, решающие блоки 14> — 14, числовое запоминающее устройство 15 и блок 16 уп3О равления.

19704

В запоминающем устройстве 15, предназначенном для хранения значений подынтегральной функции, возможно осуществление обращения, параллельно по словам и последовательно по разрядам (режим решения), обращение, параллельно по разрядам и последовательно по словам (режим обмена и нформацией с ЦВМ через устройство связи).

Запоминающее устройство 13 служит для приема и хранения команд настройки решающих блоков. Каждый номер ячеек памяти запоминающих устройств 13 и 15 соответствует, таким образом, тому. же номеру решающего блока. Однотипные решающие блоки 14 — 14 настраиваются командами настройки перед решением задачи на выполнение определенных операций (суммирования:приращений, интегрирование функций и т. д.)

В зависимости от кода операции адрес используется или для осуществления соединения выходов и входов решающих блоков в соответствии со структурной схемой набора задачи, или для задания ячейки памяти запоминающих устройств 13, 15.

Устройство работает следующим образом.

При выполнении команд обращения к интегратору 11 «Записать», «Читать» и «Управление» осуществляются следующие функции управления работой интегратора ll co стороны ЦВМ 10 через устройство сопряжения: передача начальных значений подынтегральной функции в устройство 15; ввод команд настройки в устройство 13; вывод результатов решения из устройства 15; ввод адресных команд для осуществления электронной коммутации выходов и входов решающих блоков или для выбора ячейки памяти в устройствах 13 и 15 при вводе чисел, команд настройки или выводе результатов решения, ввод управляющей информации в блок управления 16 и в устройство сопряжения.

К управляющей информации относятся: количество передаваемых данных; сигналы

«Пуск» и «Сброс» интегратора 11; код, задающий время решения задачи интегратором

11; коды, определяющие время отработки начального участка интегрирования, код признака передаваемой информации.

Командой «Записать» осуществляется передача начальных значений подынтегральной функции, команд настройки, адресных команд для электрон ното соединения выходов и входов решающих блоков 14> — 14, кодов, задающих время решения и отработки начального участка интегрирования интегратором 11.

Командой «Управление» выполняется передача кода призчака передаваемой информации, пуска или сброса, адресной команды для ввода числа, команд настройки в соответствующие запоминающие устройства.

4 помощью кома|нды «Читать» осуществля5

4 ется вывод результатов решения из устройства 15.

Ввод числовой информации в интегратор

11 происходит следующим образом. Сначала выполняется команда «Управление», которая вводит адресную команду по информационным шинам ЦЫМ 10 через буферный регистр

3 в дешифраroip адресà l и код признака,передачи числа в регистр признака 4, причем код операции адресной команды определяет передачу информации в параллельно-параллельное устройство 15. С .помощью дешифратора 1 осуществляется выбор требуемой ячейки устройства 15.

Сразу за командой «Управление» выполняется команда «Записать», осуществляющая передачу числа параллельным кодом по информационным шинам ЦВМ 10 через буферный регистр 3 и преобразователь 2 (преобразует прямой код в дополнительный) в сооТветствующую ячейку памяти, определенную дешифратором адреса 1. Кроме того, при выполнении команды «Записать» («Читать») в счетчик 6 передается число, х раня щееся в ее адресной части и определяющее количество передаваемых данных.

При передаче массива чисел в ячейки устройства 15 с,последовательными адресами достато;но один раз задать командой «Управление» начальный адрес ячейки устройства

15 для ввода первого числа. При вводе остальных чисел содержимое счетчика адреса 9 автоматически увеличивается, а содержимое счетчика 6 уменьшается на единицу по сигналам блока управления 7. Как только в счетчике 6 окажется нулевой код, блок управления 7 выдает в ЦВМ 10 сигнал об окончании передачи массива чисел при выполнении команды «Записать» («Читать») .

Так как с буферного реги тра 3 информация может передаваться в дешифратор адреса 1, в преобразователь 2, в блок управления 16 или в устройство 13, то для ее идентификации при вводе в соответствующий блок служат регистр 4 и дешифратор 5 признака информации. Поэтому при передаче соответствующего вида информации командой «3аписать», в предварительно выполняемой команде «Управления» ставится признак этой информации.

Вывод результатов решения происходит аналогично вводу начальных значений. Предварительно командой «Управление» задается начальный адрес ячейки памяти, начиная с которой будут считываться данные в ЦВМ

10. Затем при выполнении команды «Читать», в которой задано количество считываемых данных и начальный адрес оперативного запоминающего устройства ЦВМ 10, считываемые числа па раллельнымии кодами через преобразователь 2 (дополнительный код преобразуется в прямой) и буферный регистр 3 по информационным шинам записываются в память ЦВМ 10.

Ввод управляющей информации, кода, за519704 дающего время решения или отработки начального участка интегрирования, из памяти ЦВМ 10 в интегратор 11 осуществляется командой «Записать» IIQ информационным шинам ЦВМ 10 в блок управления 16, причем командой «Управление» предварительно определен признак передаваемой информации. Потенциал, снимаемый с дешифратора 5 и задаваемый в бло к управления, разрешаег прием соответствующего вида информации.

Кроме того, на выходе дешифратора 5 ооразуются сигналы пуска или сброса интегратора 11 при выполнении соответствующих модификации команды «Управление».

Ввод команд паст|ройки в запоминающее устройство 13 ор-анизуется таким же образом, как и при передаче начальных значе ний в устройство 15. Команды настройки при выполнении команды «Записать» по информационным .шинам ЦВМ 10 через буферный регистр 3 попадают в устройство 13, куда разрешен прием информации сигналом с дешифратора признака 5 при выполнении предварительной команды «Управление».

Передача адресных команд из ЦВМ 10 в дешифратор адреса 1 для осуществления электронной коммутации выходов и входов решающих блоков 14> — 14 выполняется командами «Управление» и «Записать». Предварительно выполняемая команда «Управление» передает в регистр 4 признак информации, а команда «Записать» осуществляет непосредственную передачу адресных команд из памяти ЦВМ 10 в устройство сопряжения.

Код операции адресных команд определяет выход или вход соответствующих решающих блоков 141 — 14„. С помо щью дешпфратора адреса 1 происходит настройка ко аутатора

12 на требуемые соединения выходов и входов решающих блоков 14> — 14„.

Формула изобретения

Устройство сопряжения, содержащее дешифратор адреса, входы которого соединены с выходами регистра кода операции и счетчика адреса, регистр признака, выход которого через дешифратор признака соединен с первым управляющим выходом устройства и управляющими входами регистра кода опе10 рации и счетчика адреса, счетчик данных, выход которого соединен с входом блока управления, соединенного двусторонними связями с первым и вторым входами-выходами устройства, реверсивный,преобразователь

15 прямого кода в дополнительный, первый информационный вход которого соединен с первым информационным выходом буферного регистра, причем вычитающий вход счетчика данных, первый информационный вход буфер20 ного регистра и вход регистра признака соединены с информационным входом и первым информационным выходом устройства, а выходы дешифратора адреса соединены с группой выходов устройства, о т л и ч а ю щ е е с я

25 тем, что, с целью сокращения оборудования, второй и третий информационные выходы устройства соединены соответственно с первым и вторым информационными выходами буферного регистра, второй информационный

30 вход которого соединен с первым информационным «ыходом реверсивного преобразователя прямого кода в дополнительный, управляющий вход которого соединен с выходом дешифратора признаков, а вторые информа35 цнонные вход и выход реверсивного преобразователя прямого кода B дополнительный соединены соответственно с вторым информационным входом и третьим информационным выходом устройства.

519704

Составитель Ф. Шагиахметов

Редактор T. Рыбалова Тех ред А. Кам ыш ни ко в а Корректор О. Тюрина

Заказ 1591/13 Изд. № 1481 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

1!3035, Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2