Цифровой интегратор для воспроизведения многомерных функций

Цифровой интегратор для воспроизведения многомерных функций

Иллюстрации

Показать все

Реферат

 

ОЛИСЛНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДИ П:ДЬСХВУ (6?) Дополнительное к авт. свил-ву(22) Заявлено 14.08.74 (21) 2052841/24„: с присоединением заявки №>

Гасудерстеенньа квинтет

6еввта Инннстрон СИР в делам нэобретеннй н етнрмтнй (23) Приоритет (43) Опубликовано30.06.76.Ьюллетень % 24 (53) УДK 681.325. (088. 8) (45) Дата опубликования описания 12.11.76

В. E. Золотовский и М. И. Ледовской (72) Авторы изобретения

Таганрогский радиотехнический институт им. В. (71) Заявитель (54) ЦИФРОВОЙ ИНТЕГРАТОР ДЛЯ ВОСПРОИЗВЕДЕНИЯ

МНОГОМЕРНЫХ ФУНКЦИЙ

Изобретение относится к области цифро-:;

1 вой вычислительной техники и может быть использовано при конструи овании и разра-: ботке цифровых интегрирукъц?их машин (ЦИМ)

Известны цифровые интеграторы 1, реализующие формулы численного интегрирования функций одной переменной.

При воспроизведении многомерных функций укаэанные интеграторы могут формировать приращения функции только по одному

1 из независимых аргументов при фиксированных значениж других. аргументов. Пространство независим?х аргументов сканируется

>по прямым лч??иям> где B каждом шаге инте грирования вычисляется одно приращение д многомерной функции. Это приводит .к низкому быстродействию цифровых интеграторов при воспроизведении многомерных функций.

Наиболее близким по технической с>ущ-, ??G, TH sFB??He é ц ровой интегратор c MHQ ,горазряднь?м?? приращениями (2), содержа щий регистр остатка, входом 1связанный с первой выходной шиной и с выходом сумь| тора остатка, первый вход которого соеди,нен с выходом множительного устройства, и

2 а вход? последнего — с первой входной шиной и выходами сумматора подьп?тегральной функции, первый вход которого подключен к выходу регистра хранения подинте?ральной функции„ входом соединенного с выходом сумматора подынтегральной функ?п???, и регистр прираше??ий подь???тегральгеой функции, вход которого соединен с второй входной шиной.

Цифровой интегратор реализует численное

1 интегрирование д??ффере??циального уравнения !

Ьида функции одной переменной по формуле прямоугольников. При этом в каждом шаге интегрированич формируется прирашение функции

3 I,x) „соответствующее изменению независимого аргумента Х на величину его приращения а х

I<х а<>-<Ь)=>EЬ)=r () f Ж

В случае многомерной функции приращеj ниям независимых аргументов соответствует

519736

3, ряд приращений функции. Так, для трехмер- д ной функции f (X,Y,X)!с независимым аргу- р ментами X, Y, 2. приращениям А X,ЬУ, а-1 с соответствуют. следующйе приращения функ" ш ции: P (х а x,у L) f (x,v, L) v xf (r,v,z), f (xй,У + А У1 7- ) 3 (Хе Уу L ) = v У, 4 (Х )Уу Ъ. )у

f (x,у,L+Ы) f (x,У,z)= v L f (x,v,z)

) (Х + а Х j V+ hvt L) f (X1У12) шЧ ХйУ((Хву11)у

f(x+ar,у, L+ьх)-f(x v,z)=vx+zf(x,v,z), !

ЯЦ4 РаууZ+dz)-f(X У Х)* У+ f (õ У Я g

f(х+hх,у+ау,z. ад)-f(x,v,z) = (= о xivz х<х,v,z)

Поокопьку в ифровом интеграторе инте

Грирование возможно только по одному из, щ независимых аргументов {при фиксированных

I i значениях других аргументов), то он может формировать лишь одно из первых трех при» ращений функции f(Х.Y, L) . Например, при фиксированных значениях х и у и интегри,, 25 ровании по 7 он формирует на каждом ша- 1 ге интегрирования приращение

Формирование на каждом шаге интегри- г ЗО рования всех семи приращений функции f(x,у,д в цифровом интеграторе не представляется . возможным. По этой причине указанный rm- фровой интегратор имеет низкое быстродействие при воспроизведении многомерных фун- З кций в пространстве независимых аргументов.

Цель изобретения — повышение быстродействия цифрового интегратора.

ЭтЬ достигается путем введения второго и третьего регистров приращений подынтет рйльной функции, второго и третьего сумматоров остатка, второго и третьего регистров оСтатка, второго.и третьего множительных устройств, четырех сумматоров выходных приращений, шести элементов И", третьейшестой входных и третьей - седьмой выходных шин, трех шин управления. Входы второго и третьего, регистров прирашений под-;

ынтегральной функции соединены соответст! венно с третьей и четвертой входными ии нами, а выходы первого, второго и третьего регистров приращений - соответственно с первыми входами первых трех элементов у tt

И, связанных вторыми: входами,соответст66 венно с первой, второй и третьей шиной ! управляющих, сигналов, а выходами с входами сумматора подынтегральной функции.

Выход последнего подключен к первым вхо-, ! г ам второго и третьего множительных устойств, вторые входы которых соединены оответственно с пятой и шестой входными инами, а выходы — с первыми входами вть» ого и третьего сумматоров остатка, вторые, третьи и четвертые входы первого, второго и третьего сумматоров Ьстаткасоответственно с выходами четвертого, пятого и шестого элементов; И, первые входы которых связайы соответственно с первой, второй и третьей шинами управления сигналов, а вторые входы — с выходами первого, второго и третьего регистров остатка. Входы второго и третьего регистров остатка подключены соответственно к выходам второго и третьего сумматоров остатка, второй и третье вь х днымйшйнемн. Входы первого сумматора выходных приращений соединены с выходами первого и второго сумматоров остатка, а выход — с четвертой выходной шивой, входЫ второго оуь.ме тора выходных прирвшений - c выходами ! первого и третьего сумматоров остатка, а выход » с пятой выходной шиноч. Входы третьего сумматора выходных приращений связаны с выходами второго и третьего сумматоров остатка, а выход — с шестой. выходной шиной, входы четвертого сумматора выходных приращений - с выходами первого, второго и третьего сумматоров остатка, а выход — с седьмой выходной шиной.

Для вычисления функции 1(Х, У, ) на заданной траектории в пространстве независимых аргументов на шины управления цифрового интегратора подаются управляющие сигналы 0, ; U U которые вырабатываются в блоке задания траектории БИМ в соответ 1 ствии с уравнением движения и принимают значения, равные 0 или 1.

Схема предлагаемого интегратора приведена на чертеже.

Интегратор состоит из сумматора 1 под=

ынтегральной функции, сумматоров 2, 3 и 4 остатка, сумматоров 5-8 выходных прираще- ний, регистров 9, 10, 11, для хранения при- ращений подынтегральной функции соответст 1 вепно ч х f,ъ y j; q y f . регистра 12 для хранения зйаченйй подыйтегральной функции регистров 13, 14, 15 для хранеййя остатков соответственно 0 (ч х . ), О {ч Уf ° ), 0 { q 2f ), множительных устройств 16, 17, 18, э:. ентов И 19-24, выходных шин 25, 26, 27:.рирашений подынтегральной функции соо, 1тственно ч х 1,Ят чу1 . А?1, входных шин 28, 29, 30 npul1 ° l i рашейий функции интегрирования соответст-. (f4v gg 1 венх- ч ХУ . ч yХ ч z f, выходи,1х шин 3.1.—

5-19736

Р7»»2в)»ешеввй,ооо«ветствевнр, exf vvk, wary vx+vk

» u xeric ° ч х+ . IIIEIEI .>38, 39,> 40

> 1+1 7 1 .1 ъ, 5 управляющих сигналов соответственно U U P .

Z Че 1(Здесь переменные и приращения, отмеченные сверху чертой, представляют собой квантованные значения соответствующих величин, с индексом 1 с».îç)»16÷àåòñÿ номер шага ин- . 10 тегрирования. Входы регистров 9, 10, 11 соединены с шинами 25, 26, 27, а выхо-, ды - с первыми входами элементов "И" 19;, 20, 21, связанных вторыми входами с шинами 40, 39, 3Р управляющих сигналов, а ; выходами — с вторым-четвертым входами сумматора 1, первый вход которого подклк, чен к выходу регистра 12, а выход - к входу регистра 12 и первым входам множительных устройств 1 6, 1 7, 1 8., Вторые входы этих множительных устройств подсоединены к входным шинам 28, 29, 30„а выходы к первым входам сумматоров 2, 3, 4, вторьте, третьи ит четвертые входь& сумматоров

Р, 3, 4 - к выходам элементов "И" 22, 2Д, 4, связанных первыми входами с шинами . ,40, 39, 38, а вторыми входами - с выходами регистров 13, 14, 15, входы которых

»>одключены к выходам сумматоров 2, 3, 4, :,>ыходттым шинам 31, 32, 33. Входы сум":латора 5 соединены с выходами сумматоров

2 и 3, а выход - с выходной шиной 34, входы сумматора 6 — с выходами сумматоров 2 и 4, а выход — с выходной шиной 35, входы сумматора 7 — с вьг;одами сумматоров

3 и 4,а выход с выходной шиной 36, входы сумматора 8 - с выходами сумматоров

2„3,, 4 — а выход» с выходной шиной 37.

Работа интегратора на 1 -м шаге интегри.

40 рования происходит следующим образом, В зависимости от значений управляющих сиг-т налов U U U одно, два или )се три приращения из регистров 9, 10, 11 через элементы "И" 19, 20,„21 поступают на сумма)г6р .1. Здесь они складываются со зна-«ением тто11,":-нте-ральной функции 1

1 (j-И поступающим из регистра 12, и новое значение 1 записывается в тот же регистр. Кроме того 4 подается на, схемы 18, 17,> 18, где оно умножается на приращения функции итТтегрирования соответственноЪ|1 еу4 ч У 1 . Полученные прира-, щенйяч)(,, ч v ° чД. поступают на ." У

1+ 1 4ф

Су1«ТМаТОрЬТ СООтВЕтотВЕННО 2, 3, 4, ГдЕ ОНИТ

»1 зависимости с..>.. значений управляющих си->

>гнилов О„ . „, U складываются с одним, двумя или тремя остатками, поступающими из»егистрот) 13, 14, 15 через элементы

I"К" !-. .2, 23, 24, Из образованньТх сумм

6 выделяются новые остатки 0 (-. x 5, }, 0 (yves ° }, 0 (1g }, которые ,записываются в регистрь1 соответствен)то

13, 14., 15 и приращения чХ1;в,;)т х,)>t, ., поступающие на суммаетор)1-1 5, 6, 7, 8 tl ца выходные щинь1 31, 32„33. ЗТТйки этих приращений формируются в сост).;:..òcòâiiEI с выра кениями ьjg ч хК = <2U,-EI ы )-> ч jlХ j+()

s j, g та ч v 4 ° = (2 У - 1 ) ы )«> e v f

Sig % X k - =(ZU Х) (а ТТ V» 2. „1+1 ; Ь

Р выходов сумматоров 5-8 на выходные шины 34-37 проходят приращения соответственночх -v > чx->-yg ..yv+ (° — — 1+4) 1+(> " i+(i

9 >(+ Ф.+ Х )Т- -в

>(+I .

Поскльку предлагаемый интегратор на каждом шаге интегрирования в.тесто огного формирует семь приращений многомерной

> функции, то он оказывается в семь раз производительнее прототипа пртт воспроизведении таких функций. По сравнению с прототипом затраты оборудования в интеграторе возрастают в 3,5 раза. Методическая погрешность вычисляемых прира)деций на од- ном шаге интегрирования имеет тот же по )ядок малости, что zl в прототипе., » тРбрмула изобретения

>1ифровой интегратор для воспроттзведения многомерных функций, содержащий регистр. остатка, вход которого соедТтне11 с первой выходной шиной и с выходом сумматора ос» т атка, первый вход которого соединен с вы1(одом множительного устройства, входы коорого соединень1 с первой входной и)иной и

ВЫХОДОМ СУМТ«1-.тОРа ПОДЫТТТтЕГРаЛЬНОй ФУНК» в »

Ьии, первый вход которого соединен с выхо- дом регистра хранения подынтегральной фун-, 1 кции„вход которого соединен с выходом сум матора подынтегральной функции, и регистр

Приращений подынтегральной функции, вход которого соединен с второй входной шиной, о т л и ч а ю ш и и с я тем, что, с цольн) уВЕЛИЧЕНИя 6ЫСтрсдЕйетВИя, В в)ЕТ-О ВВЕДЕНЫ второй и третий регистры прирацт)ен1111 Ттодттитегральной функции, второй и третий су)т;татторы остатка, «торой и трс>тттй регистры остатка, второе и третье тпож)ттолТ,Ill ".е уст)>ойСтВа, ЧЕТЫРЕ СУММатОРа ВТ«ТХОДТТТ.ТХ ПТ)111)Т)ТТТЕний, шесть элементов "И", третья-1)тт)стая

ВХОДНЫЕ 1 трет «Т-СеДт,мая выт(О IEI)» Е шИ)п,т, тРИ Т)111111>Т УЩ)аТ)»ТЕТТТТЯ> 1ТРТТ«ТЕМ Т)е(II . ) 1) Гт)1)ОТ > > (И тРЕтЬЕГО «)ЕГИСТРОВ ПТ)1«»))Л)l,» »" 1 .й >l»)») >1»ТС 2 »,519736

Ч ральной функции соединены соответственно о третьей и четвертой вхонными шинеми, е выховы "верного, второ о и третьего(регись, ров.приращений соединены соответственно cI первыми„входами первых трех элементов И», 5 соединенных вторыми входами соответствен-й 1 е но с первой, второй и третьей шиной управ-I ляющих сигналов, а выходами - с входами сумматора подынтегральной функции, выход

r которого соединен с первыми входами втр- l)Q рого и третьего множительных уст яств, вторые входы которых соединены соответсл» венно с пятой и шестой входными, шинами, I а выходы - с первыми входами второго и третьего сумматоров остатка, вторые, тре- N тьи и четвертые входыпервого, второго и

1 третьего сумматоров, остатка соединены co: ответственно с выходами четвертого, пятого и шестого элемнтов И", первые входы ко-, торых соединены соответственно с первой, 20 второй и третьей шинами управления сигна-, I лов, а вторые входы - с выходами первого, 1 ! второго и третьего регистров остатка, вхо0 ды второго и третьего регистров, остатка соединены соответственно .с выходами второ - го и третьего сумматоров остатка, второй

8 и третьей! выходными шинами, входы перво-.го с ммато а выходных приращений Ьоедиь .иены с выходами первого и второго сумматоров остатка, а выход - с четвертой выходной шиной, входы второго сумма ора вы-, ходных приращений соединены с,выходами первого и третьего сумматоров остатка а выход - с питой ьыходной шиной, входы тре-, тьего сумматора выходных приращений сое динены с выходами второго и третьего сумматоров остатка, а выход - с шестой выхо ной шиной, заходы четвертого сумматора вы-! ходных приращений соединены с выходами ,первого, второго и третьего сумматоров ос -! татка, а выход — с седьмой выходной шиной.

Г

Источники информации, принятые во внимание при экспертизе:

1. Каляев А. В, Введение в теорию циф- ровых интеграторов, Киев, "Наукова думка,;

1964 г.

2, Пьявченко Н. О., Макаревич О, Б.

"Материалы объединенной юбилейной научнотехнической конференции", Министерство о6ороны, 1 96 Я r.

519736

Составитель П. Захывтовв

Техрел Я, Аилрейчтк КорреиторЬ. |Овес! Редактор И. Грузова

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Заказ 5043/589, Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб„д. 4/5