Датчик кодов для устройства контроля запоминающих блоков

Датчик кодов для устройства контроля запоминающих блоков

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Республик (») 5216Î8 (61) Дополнительное к авт. свид-ву (22) Заявлено16.01.74 (21) 1992810/24 (51) М. Кл.

G 11 С 29/00 с присоединением заявки №

Гасударстеенный камнтет

Совета мнннстрав СССР па делам изобретений н открытий (23) Приоритет (43) Опубликовано15.07.76.Бюллетень №26 (45) Дата опубликования описания 14.12.76 (53) УДК 6 8 1 32 7 17 (088.8) Г. B Виталиев, А. Д. Гвинепадзе, И. B. Логинова и P В, Смирнов (72) Авторы изобретения (71) Заявитель (54) ДАТЧИК КОДОВ ДЛЯ УСТРОЙСТВА КОНТРОЛЯ ЗАПОМИНАЮШИХ

БЛОКОВ

Изобретение относится к области запоминаюших устройств.

Известен датчик кодов для устройства контроля запоминающих блоков, содержащий регистры сдвига, входы одного из которых 5 подключены к выходам элементов И первой группы, а входы и выходы другого — соответственно к выходам регистра начального состояния и первым входам элементов И второй группы, выходы которых соединены 10 с входами сумматора по модулю два, регистр маски и информационный регистр.

Недостаток известного датчика состоит в том, что управление процессом генерации 15 диагностических тестов (в данном случае линейных и нелинейных возвратных последовательностей) осуществляется от внешнего источника, а именно от тумблерных регистров маски (в простейшем случае) или от 20 внешнего вычислительного устройства (управляющей ЭВМ ) .

С целью уменьшения времени проверки запоминающих блоков за счет введения в состав устройства аппаратных средств для 25 автоматизации процесса смены тестов, генерируемых датчиком, и повышения точности контроля за счет существенного увеличения количества тестов и усложнения ихсгруктуры предлагаемый датчик содержит дополнительный сумматор по модулю два, дополнительный регистр, третью группу элементов И, блок памяти, регистр адреса и дешифратор адреса, входы которого подключены к выходам регистра адреса, а выходы соответственно к входам блока памяти, вхо дам регистра маски и первым входам элементов И первой группы, вторые входы которых подключены к выходам сумматора по модулю два, первые входы элементов И третьей группы соединены с выходами дополнительного сумматора по модулю два, вторые входы — с выходами регистра маски, а выходы дополнительного регистра — со входами блока памяти и одними входами дополнительного сумматора по модулю два, другие входы которого и вторые входы элементов И второй группы подключены к выходам информационного регистра, входы которого соединены с выходами блока памяти.

521608

2.„„= AZ„, 1 11 21 111 где

И 12 111

А 21 A22 " А2Е

ТИ П2 ... А (2,) Коэффициенты О матрицы А и коорди13 наты векторов 7, и 7,. принимаю значение ф

1 1Ф<

"0" или "1", Для хранения координат вектора L используется регистр 3, а для хра1 нения координат вектора Z „регистр 2.

Коэффициенты матрицы А хранятся в блоке

15, причем емкость блока составляет л 60

На чертеже приведена блок-схема предлалагаемого датчика.

Датчик содержит регистр 1 сдвига, состоящего из первого и второго регистров

2 и 3 сдвига, к синхронизирующим входам 4 которых подсоединены соответственно шины и 6 синхроимпульсов. Элементы И 7 первой группы присоединены к входам 8 регистра 2, а выходы регистра 9 начального состояния подключены к входам 10 регист- 10 ра 3. Датчик содержит также сумматор 11 по модулю два и элементы И 12 второй группы, выходы 13 последних соединены с входами суммагора 1 1, а первые входы

14 - с соответствующими выходами регисг- 5 ра 3. Кроме того, датчик содержитблок 15 памяти и регистр 16 адреса, подключенный к блоку 15 через дешифратор 17 адреса, выходы которого также соединены с соог30 ветсгвующими входами 18 регистра 19 маски и первыми входами 20 элементов И 7.

К вторым входам 21 элементов И 7 присоединен выход сумматора 11. К выходам блока 15 подсоединены входы информа- 36 ционного регистра 22, а его выходы 23 соединены с вторыми входами 24 соответствующих элементов И 12 и входами 25 дополнительного сумматора 26 по модулю два, связанного выходами с входами 27 до- ЗО полни гельного регис тра 2 8 через элементы

V 29 третьей группы, входы 30 которых подсоединены к выходу 31 регистра 19. Выходы 32 регистра 28 подключены к соотвег35 ствующим входам 33 блока 15 и входам

34 сумматора 26.

Преобразование, осуществляемое датчиком, описывается матричным преобразованием ячеек по и разрядов, и коэффициенты матрицы А записываются в блок 15 построчно, т, е. каждая строка матрицы записывается в отдельную П -разрядную ячейку блока 15.

Работа датчика в режиме генерации теста с фиксированной матрицей А преобразов ь ния осуществляется следующим образом.

Код 7 начального состояния заносится на регистр 3, с выходов которого он поступает на входы 14 элементов И 12. В соот-. ветствии с начальным кодом адреса, занесенным на вход регистра 16, посредством возбуждения соответствующих выходов дешифратора 17 выбирается определенная ячейка блока 15, Регистр 16 адреса вдальнейшем работает в режиме счетчика, изменяя на единицу свое состояние в каждом такте работы датчика.

Информация, считанная из блока 15, пост пает на входы регистра 22, с выходов которого она передается на входы 24 элементов И 12, Если на регистре 16 находится код 00...0, го в блоке 15 выбирается код, соответствующий первой строке матрицы А, т. е. первый . код маски. Информация с выходов регистра 3 пропускается на вход сумматора 11 только через те элементы И 12, соответствующие единицам кода маски. Полученная сумма с выхода сумматора 11 передается на входы 21 элементов И 7 и через элементы, соответствующие выбранной ячейке блока 15 (например, первый элемент И справа на чертеже), она поступает на вход первого разряда регистра 2 и записывается в него после прихода ближайшего синхроимпульса по шине 5, Информация с выхода сумматора 11 используется в качестве выходной информационной последовательности дагчика, В следующем такте регистр 16 изменяет свое состояние на единицу, из блока 15 выбирается вторая строка матрицы А, т. е. второй код маски, новое зчачение суммы с выхода сумматора 11 поступает на выход датчика и записывается во второй разряд регистра 2 и т, д, В и. такте информация с выхода сумматора 11 записывается в пос ледний разряд регистра 2. После этого ближайший синхроимпульс, пришедший по шине 6, осуществляет параллельную перепись информации с регистра 2 на регистр 3, а далее счетчик адреса, т. е. регистр 16, сбрасывается в состояние 00...0 и процесс матричного преобразования повторяется над новым вектором 7,„,, 7. и т д.

521608

0 0 0

0 6 О 4 712 7l> ду последовательность, генерируемая датчиком„т представляет собой линейную возвратную т последовательность. В случае произвольной матрицы А последовательность на выходе датчика представляет собой суперпозицию линейных возвратных последовательностей, подчиняющихся одному и тому же линейному преобразованию, показанному в выражении (3), но сдвинутых одно относительно другого на величину, которая определяется кон- ® кретным преобразованием, показанным в выражении (2).

С целью реализации автоматического переоора различных преобразований с различными коэффициентами 6,, 9 > 0„ в датчике может быть реализован режим возведения матрицы Ас в любую последовательную степень, начиная с первой - Ас, А, А, ..., A — 1. При этом в блок 15

2 27l записывается начальное значение матрицы А, для чего на регистр 28 заносится начальный код 010...0, который переписывается в ячейку блока 15 с номером 0...01, далее код на регистре 28 сдигается на одну позицию вправо и записывается в ячейку с номером

0...10 и т. д. В ячейку с номером П записывается код с регистра 19 маски, предварительно переписывающимся в регистр 28 (цепи, по которым осуществляется эта передача, на чертеже не показаны).

Возведение матрицы Ас в следующую степень происходит следующим образом.

Регистры 28 и 16 устанавливаются в состояние 0...00. B соответствии с кодом, записанным в регистре 16, на регистр 22 выбирается содержимое первой ячейки блоza l5, эта информации складывается по модулю два с информацией, записанной в регистре 28 с помощью сумматора 26. Сумма заносится на регистр 28, через элементы И 29, если в первом разряде регистра

19 хранится код "1". Опрос регистра 19 маски, выявляющий информацию, которая хранится в соответствующем разряде этого регистра, производится с помощью дещифратора 17. Последовательно считывая информацию из всех ячеек блока 15, можно получить сумму строк матрицы А, соответствующих местоположению единицы в коде масВ частном случае, когда матрица А дана в виде ки. Сумма накапливается на регистре 28.

Далее счетчик адреса переключается в режим вычитания, и на регистр 16 заносится двоичный код и . Код из ячейки блока 15

5 с номером т считывается на регистр 22, а в блок 15 по этому же адресу записывается код суммы с регистра 28. Из содержимого регистра 16 вычитается единица, код с регистра 22 переписывается в

l0 егист 28 (специальные цепи, по кор р орым осуществляется перепись, на череже не показаны), перепись можно производи ть через сумматор 2 6, если при этом блокируются входы 34 этого сумматора, с выхода 31 регистра 19 на управляющие входы элементов И 29 поступает сигнал единицы, а код, считанный из (Yl — 1)ячейки блока 15, поступает на регистр 22.

В этом же такте код с регистра 28 записывается в (т1 - 1)»ую ячейку блока 15.

Процесс продолжается до появления на регистре 16 кода 0...00,когда в блоке 15 сформируется новое значение матрицы

А Ас Ас Аси т д.

Ъ 4

Если в качестве начального кода маски выбираешься примитивный двоичный многочлен, то последовательное возведение соответствующей матрицы A в степень эквивалентно с возведению в ту же степень корня этого многочлена, поэтому линейное преобразование, порождающее суперпозицию линейных возвратных последовательностей на выходе датчика, может быть описано многочленом, корень которого равен корню начального (первообразного ) много члена, возведенному в соогветствуюшую степень. Последовательное возведение Ас в степень перечисляет все возможные неприводимые многочлены данно степени.

Таким образом, в датчике реализуется автоматический перебор всех возможныхлинейных и матричных преобразований с задан4к ными свойствами, например, примитивных т (период которых равен 2 — 1), неприводимых непримитивных и приводимых (период которых меньше 2 — 1). Используя этот датчик в сочетании с устройством для контро50 ля запоминаюших блоков, в котором создаются и фиксируются путем измерений наихудшие условия эксплуатации проверяемых блоков, например изменяются напряжения в цепях питания блоков и сопоставляются зафик5$ сированные значения исследуемого параметра блока, полученные для разных преобразо2 Ъ ваний матрицы A А, А,... можно вы« делить один или несколько наиболее "тяжелых" тестов для данного типа блоков, Такой

® направленный перебор существенно упроща521608 ет и убыстряет поиск "тяжелых" тестов оперативных запоминающих устройств

С целью упрощения начального заполнения блока 15 при возведении матрицы А в сте-. пень, заполнение может осуществляться пу- 5 тем занесения на регистр 28 начального кода 1 О ...О, в результате чего возведение в степень начинается с единичной матрицы,т.е. о о

Ас = Е, Далее получаем Ас - Ас =Ас-Е=Ас и т. д. !

Изменяя размерность ll K и матрицы А, межно реализовывать тесты с разными периодами, но с одинаковыми свойствами (например, тесты максимальной длины). формула изобретения

ЯО

Датчик кодов для устройства контроля запоминающих блоков, содержащий регистры сдвига, входы одного из которых подключены к выходам элементов И первой группы, а входы и выходы другого -соответственно к выходам регистра начального состояния и первым входам элементов И второй группы, 8 выходы которых соединены со входами сум матора по модулю два, регистр маски и ин-ь формационный регистр, о т л и ч а ю щ и с я тем, что, с целью увеличения быстродействия и расширения области применения датчика, он содержит дополнительный сумматор по модулю два, дополнительный регистр, третью группу элементов И, блок памяти, регистр адреса и дешифратор адреса, входы: которого подключены к выходам регистра адреса, а выходы — соответственно ко входам блока памяти, входам регистра маски и первым входам элементов И первой группы, вторые входы которых подключены к выходам сумматора по модулю два, первые входы элементов И третьей группы соединены с выходами дополнительного сумматора цо модулю два, вторые входы — с выходами регистра маски, а выходы дополнительного регистра — со входами блока памяти и одними входами дополнительного сумматора по модулю два, другие входы которого и вторые входы элементов И второй группы подключены к выходам информационного регистра, входы которого соединены с выходами блока памяти.

ЦНИИПИ Заказ 4861/515

Ти а 723 По писное филиал ППП "Патент", г. Ужгород, ул. Проектная, 4