Операционное устройство

Операционное устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (») 525098

1 (61) Дополнительное к авт. свид-ву— (22) Заявлено 30.09.74 (21) 2063808/24 с присоединением заявки № (23) Приоритет. (43) Опубликовано 15.08.76 Бюллетень № 30 (45) Дата опубликования описания 08.12.76 (51) М. Кл, G 06 F 15/20

Государственный комитет

Совета Министров СССР оо делам изобретений. и открытий (53) УДК 681.325, (088.8) В, П. Завьялов. В. Е. Кузнецов, Г. В. Лезин и В. Б. Мараховский (72) Авторы изобретения

Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин и Ленинградское отделение Центрального экономико-математического института АН СССР (71) Заявители (54) ОПЕРАЦИОННОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано при построении малых цифровых вычислительных машин (ЦВМ).

Известно операционное устройство t 1), информационный выход сверхоперативной памяти которого подключен к обменной шине машины и к первому входу входной комбинационной схемы, к второму и третьему входам которой подсоединены соответственно1О обменная шина и выход регистра сумматора, а выходы которой подсоединены к арифметико-логическому блоку. Выход арифметикологического блока подсоединен к сдвигателю, а выход сдвигателя подключен к перво- 15 му входу выходной комбинационной схемы и к обменной шине машины. К второму входу выходной комбинационной схемы подключена обменная шина машины, а выход этой схемы подключен к информационному входу сверх-О оперативной памяти и входу регистра сумматора.

Наличиа в структуре операционного устройства входной и выходной комбинационных 25 схем, связи входной комбинационной схемы с выходами сверхоперативной памяти и регистра сумматора, связи выходной комбинационной схемы и сдвигателя с обменными шинами приводит к дополнительным затратам оборудования как за счет организации самих связей, так и за счет увеличения количества микроопераций для управления операционным устройством.

Известно также устройство (2), содержащее арифметико-логический блок, выход которого через сдвигатель соединен с информационным входом сверхоперативной памяти, выход которой соединен. с обменной шиной устройства, блок управления, первый, второй и третий выходы которого соединены соответственно с управляюшими входами арифметико-логического блока, сдвигателя сверхоперативной памяти.

Недостаток известного устройства состоит в том, что оно не имеет непосредственной связи входа сумматора с выходом обменной шины. Это снижает скорость работы устройства.

525098

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что устройство содержит реверсивный счетчик— регистр, информационный вход и выход которого соединены соответственно с выходом сдвигателя и первым информационным входом арифметико-логического блока, второй информационный вход которого соединен с

0 обменнои шинои устройства, а четвертый выход блока управления соединен с управляющим входом реверсивного счетчика-регистра.

На чертеже показана блок-схема предлагаемого устройства. 15

Оно содержит обменную шину 1, реверсивный счетчик-регистр 2, арифметико-логический блок 3, сдвигатель 4, сверхоперативную память 5, блок управления 6.

Операционное устройство предназначено 20 для выполнения следующих микроопераций:

СОП (А) — - - канал

РгL Ь Р„Сдв

Сдъ р,. е

С ОП(А) о 7 2 о р„с

+ 1 + канал — «Рг С

r дв р p — 1 + канал- Р С г г дв

Сдвинуть содержимое сдвигателя 4 влево на один разряд.

Сдвинуть содержимое сдвигателя 4 вправо на один разряд.

При выполнении микроопераций:

"СОП (А) — канал" на обменную шину 1 выставляется содержимое адреса А сверхоперативной памяти 5; гг 2, Ь канал †,, С " выполняется некоторая операция Ь (одна из операций арифметико-логического блока 5) над содержимым Ю реверсивного счетчика-регистра 2 и обменной шины 1 с засылкой результата в сдвигатель 4;

"р С р g" содержимое сдвигателя 4

3 Дв l пересылается в ревеосивный счетчик-регистр 2, 5

"р С C,pal (А)" содержимое сдвигаг дв теля 4 переписывается в сверхоперативную память 5 по адресу А;

"<)р g г) р c, " обнуляются реверсивный счетчик-регистр 2 и сдвигатель 4; 50

"р„С ) + канал Р„С " к содержимому реверсивного счетчика-регистра 2, увеличенному на "1, прибавляется содержимое обменной шины 1 с засылкой результата в сдвигатель 4; 55

"P.„3 — 1 + канал р„С " к содержимому реверсивного счетчика-регистра 2,, уменьшенному на "1", прибавляется содержимое обменной шины 1 с засылкой результата в сдвигатель 4. 60

В операционном устройстве сложение со,держимого реверсивного счетчика-регистра

2 с кодом на обменной шине 1 происходит за два такта, т. е. операция выполняется на

Один такт быстрее, чем в известном устройстве, Выполнение регистра сумматора в виде реверсивного счетчика-регистра позволяет повысить быстродействие операций косвенного обращения к памяти по адресу, хранимому в

Одной из ячеек сверхоперативной памяти 6, если одновременно C обращением требуется увеличить или уменьшить на "1" адрес обращения. При быстродействующем реверсив-: ном счетчике-регистре такое обращение может быть выполнено за один микротакт„

Операционное устройство ориентировано на реализацию на схемах большой и средней степени интеграции (регистры, счетчики, сумматоры и т.п.). Устройство, благодаря сильно ограниченному составу микроопераций и сравнительно малому числу связей, удобно для реализации на одном кристалле в виде схемы большой степени интеграции.

Формула изобретения

Операционное устройство, содержащее арифметико-логический блок, выход которого через сдвигатель соединен с информационным входом сверхоперативной памяти, выход которой соединен с обменной шиной устройства, блок управления, первый, второй и третий выходы которого соединены соответственно с управляющими входами арифметико-логического блока, сдвигателя и сверхоперативной памяти, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия оно содержит реверсивный счетчик-регистр, информационный вход и выход которого соединены соответственно с выходом сдвигателя и первым информационным входом арифметикологического блока, второй информационный вход которого соединен с обменной шиной устройства, а четвертый выход блока управления соединен с управляющим входом реверсивного счетчикар егис тра.

Источники информации, принятые во внимание при экспертизе:

1, "Nm>computer РДР 8E". Проспект фирмы Digital Rqv pmemt Сог рога11оп, Нью-йорк, 1973 г.

2, Каган Б. М., Каневский М. М. Цифровые вычислительные машины и системы. Энергия, М., 1974 r., стр. 325, рис. 5.12, 525098

Составитель Ф. Шагиахметов

Редактор Н. Каменская Техред А. Богдан Корректор Д. Мельниченко

Заказ 5 1 04/5 9 0 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4