Мультиплексный канал

Мультиплексный канал

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П И C А Н И ii»,дрзэ1т

ИЗОБРЕТЕН ИЯ!

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 11 0 2.74 21) 1995505/18-24с присоединением заявки № (51) М. Кл."Ь06 F 3/04

Государственный комитет

Совета Иинистров СССР оо делам изооретений и открытий (23) Приоритет (43) Опубликовано 25.08.76Лзюлле1ень ¹.8 1 (5 ) УД,; 681,326(088.8) (45) Дата опубликования Описания 19,11.76 (72) Авторы изобретения

К.К. Буряченко, А.й. Лоля и E.F., Редчен1»I (71) Заявитель (54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ

Изобретение относится к цифровой вычис лительной технике и может быть использо вано для ввода/вывода информации из цифровых вычислительных систем.

Известны мультиплексные каналы, содер- 5 жашие селекторные подканалы, кяжды из

iKoTopbIx состоит из блока сопряжения с внеш« ними устройствами, первые вход и выход

1 ,которого соединены с первыми входом и вы ходом канала, регистра подканала, выход 10

4 которого подключен ко второму входу блока

;сопряжения с внешними устройствами, пер1 вого регистра информации, вход которого

;соединен с вторым выходом блока сопряже, ния с внешними устройствами, второго ре- !5 ! гысо ра информации, вход которого подключен

1 ю-;к выходу первого регистра информации, первый выход- соединен с вторым входом бло1 ка сопряжения с внешними устройствами, мультиплексный подканал, который состоит 20 ыз блока сопряжения с внешними устройст

1 ! вами, первые вход и выход которого соеди,.нены соответственно с вторыми входом и вы-! ! xoltoM канала, регистра подканаля, выход которого подключен ко второму входу блока 5 сопряжения с Внешними v»TpG.:,ствями, регистра информяц11и,первый ВхОд и Выход которого соединены соответственно со вторыми Выхс дом и входом бл»1.Я сопряжения с Внешними устройствами, блок сопрыкения с центральной

Оперят11ВИОй пя; .от -,„О и рвый и- В т»р»й ВхО ды которого подключены соответственно к третьему и четвертому входам канала, первы(1 и Второй Выходы соединены соответственно с третьш; и четвертым Выходом канала, блок сопряжения с центральным процессором, первый и Второй Входы которого соединены соответственнО с пятым и шестым входами канада, первый выход подключен к пятому Выходу канала, Обший регистр информации, первый Вход которогс соединен с третьим ВыхОдОм блока сопряжения с цент ральной Оператиьно i памятьlo, Вторые Входы подключены сост1етственно к одному из Вторых выходов Втор»г» ре.-истра информации каждого селекторногО п»дкяняГ1я,, тре. ий

Вход соединен сО Вторым В1.1ходо .1 .,»О) ис Г(я йнформяции vультпп:1ексне го 11»;1кя наля, пер выи Выход подкл1счен к третье."лу i "æ;ió блс

Ка СопряжЕНИИ r ПЕ -.тра т1,НО11 1-т»11Я ",1ВПОй памятью„,((егистр управления, первый вход которого соединен с первым выходом общего

Ву регистра информации, первый выход подключен к четвертому входу блока сопряжения с центральной оперативной памятью, основной регистр подканала, (йервые входы которого соединены соответственно с выходом регист-: ра подканала каждого селекторного подканала, второй вход подключен ко второму выхоцу блока сопряжения с центральным процес- !О сором, выход соединен с третьим входом . блока сопряжения с центральным процессором и первыми входами регистров подканалов каждого селекторного подканала и входом регистра подканала мультиплексного подк:(нала, (>J(o(i модификации, которого подключен соответственно к первому выходу и второму входу регистра управления, блок ос(повной памяти, первый вход которого соединен с первым выходом общего регистра информации, и вторым выходом.

РЕГИС rPB yliPBBJIe((IIS(, ВЫХОД ПОДКХ((от(ЕН КО второму Входу регистра и((фор(..:ац((и мультиплекс ного (10IIKBíàëà„четвертому входу об(леерйь го регистра информации и третьему входу регистра управления, блок памяти адресов, ПЕр13(о(Й BKÎl» КОТОропо 000(I(((i(П С 13((КОДО »!

ОСI(ОВНОГО РЕГI(СТ(З(Ь Ii Ol((ic(BÅ(.(ci„B»TOP!:(ÌI(ВЫ ходами блоков сопряжения с Внешнимп устройA ствями се((енто}(ных подкаl(а(!Ов и K(yJ(BTèi(—, лексного подкипила и третьим выходом р гистpB уi(pBBJ(il(f(i(l, 11 pBi 1(1 Выход 110((KJ(K)»iei! блока основной памя(ти, блок Определен(ни (адреса свободной зоць(основной памяти, первый и второй ВХОДЫ КОТО(ЗО(О СООДИ((0 lbl CDOT(3eTС (BOHн О с ((ep (3bliv((l Б Г o(! ы м Вых Од(1ми бл Ока (ll— мяти ядр(300B Р,(ход ((ogKJ(10»leli к второму бЛОКЯ (ЗСН(ЗВх!0(! I(BIv(SIYI(и BTOpOMV ВХОду блока памяти адресов.

Однако работа синхронных устройств„ таких, как магнитная лента - магнитная лента, возможна лишь при условии, что разница в скоростях передачи данных не превышает

ВНУтРЕННЕй ЕМКОСТИ ЭТОГО СПЕЦИЯЛ(п(!ОГО УСтройства. В связи с этим при необходимости сопрязкения синхронных устройств со значительной разностью в скоростях (,в том чи-, сле одного синхронного, а другого асинхрон- » ного устройства) потребуетсч буферная память значительного объема, что связано е дополнительными затратами оборудования.

Все йзвестньlе среднескоростные и BblcoKocKo ростные му11ьтип(1ексные каналы вычислительqbixg машйн и спстем, осушествляю(цие обмен данных. Между много :1исленными внешними устройствами и центральной оперативной памятью вычислительной системы„имеют встроенную местну(о оперативную память для хра- О ненни управляюшей информации и буфериза1DlH данных пОдкяналОВ, Ф

Известны также каналы, и(-.пользуюшие косвеш(ую адресацию памяти, в которых применена динамическая (косвенная) адресация местной памяти для со(уашения объема памяти при постоянном числе подключенных устройств или увеличении количества подключенных устройств при данном объема памяти. Возможности известных каналов ограничены операциями обмена информапией о оперативной памятью, На ирак тите наото "вооникает необхопнмооть в пер писи без обработк(! информации с устройст-, ва на устройство, с одного носителя на другой, например„данные, поступаю цие из каналов связп, не "îãóò быть обработаны сразу из-за отказа це(òðBT(bèb(K устройств и их E(eQGxo(U(((0 буферировать на магнитной ленте. Такая перепись может быть осуществлена и в этих известных каналах, однако, дл(этого 1(от(зебуется сначала запись этой информации B центральную оперативную память с одного Внешнего устройства, B затем чтение этой же информации из оперативной памяти с вь(даче(Й другому внешнему устройству. Очевидно, (то, BО-первых, при дьОЙИ0е 0(з(з(3(((е((ио к центря1(ьной 0((ерят((вной 1(B: (ят(1 является 1(!1((1((им, сннжа(ошим производ((то(1ь(!(зсть Вь:чпс;И(тельной системы, а BO-ВТОРЫХ, Такая 1(ЕРЕ(П(С1я ВОЗМОжНа ЛИШЬ при исправных централ-.,HOМ процессоре и

ЦЕЕIТРЯЛЬНОЙ ОПЕ(ЗЯТИх(НОЙ По1 МЯТ(!.

LleJii, изобр(тония — повышение эффективности работы мультиплекспого KBHBJIB.

Лосп(гяетс1(это благодаря тому, что в канал (зведепы регистр неисправности, вход которого со(зд(п(ен соответственно с четвертым и третьим Выходами блока сопряжения с центральной оперативной памятью El блока сопряжения с центральным процессором, блок выдачи команд, первый и второй входь(которого подключены соответственно к ( выходу регистра неисправности и первому выходу регистра управления, выход соединен с вторыми входами блоков сопряжения с внешними устройствами селекторных подканалов и мультиплексного подканала, блок подсчета количества занятых зон ОснОВнОЙ памяти, вход которого соединен с выходом блока определения адреса свободной зоны основной памяти, выход подключен к тр ть ему входу блока сопряжения с центральным процессором, блок и формирования адреса внешнего устройства, выход каждого из которых подключен соответственно к второму

Входу pel (стра подканала . В каждом селекторном подканале, четверный вход и второй выход общего регистра информации соединены соответственно с вь(ходом блока опреде525941 ления адреса свободной. зоны основной памяти R четвертым, вхОдом регистра управления.

В канале получена наряду с обычными операциями ввода/вывода возможность переписи информации с одного внешнего устрой-, ства на другое без обращения за информацией в центральную оперативную память.

1 .Причем, это достигнуто за счет использова-, ния имеющейся в кацале местной памяти при незначительном увеличении обшего количества используемого оборудования кан ла. Кроме того, в канале предусмотрена., Гвозможность рирования ин ормации, пс с р ек>пеи от одного (ипи нескопькнк) анен>него устройстае (например, ие аааааоа сан- 1Б

k.. зи) в другое внешнее устройство (няпри1 (iMep, на магнитной ленте) в случае отказа, центральной оперативной памяти или/и центрального процессора, При атом обеспечивается прямая связь через канал между внеш- 20 йими устройствам11, как подключенными к одному интерфейсу ввода-вывода, так H к интерфейсам других (например, селекторных) подканалов.

На чертеже приведена структурная схе- 25 ма мультиплексного канала.

Схема содержит селекторные подканалы

1> каждый из которых состоит из блока 2.1 сопряжения с внешними устройствами, регистра 3.1 подканала, блока 4 формировя- 30 ния адреса вйешнего устройства, первого регистра 5 информации, второго регистра

6 информации; мультиплексный подканял 7, который состоит из блока 2.2 сопряжения с внешними устройствами,;регистра 3.2 под- канала, регистра 8 информации, регистра 9 неисправности {центральной оперативной памяти или центрального прбцессора), блока

10 выдачи команд 11 основной памяти, предназначенного для хранения управляющей ин- 4О формации и данных подканалов; блока 12 ! модификации общего регистра информации.

13, блока 14 определения адреса свободной . зоны основной памяти; блока 15 подсчета количества занятых зон основной памяти; регистра 16 управления; основного регистр

17 подканала; блока 18 памяти адресов, предназначенного для храненуя адреса зош1 основной памяти, отведенного данному внеш нему устройству; блока 19 сопряжения с центральной оперативной памятью и блона, 20 сопряжения с центральным процессором.

Подключение мультиплексного какала в вычислительной системе осуществляется с бб помощью следующих шин: шины интерфейса

21 ввода/вывода, шины 22 неисправности центральной оперативной памяти, шины 23 аДРЕСа ЯЧЕЙКИ ЦЕГп ..ЛЬНОй ОПЕРатИВНОй ПЯ-. мяти, входных шин " и выходных шин 25 6О информации сопряжения с Heíòpàëbíal . Опера тивной памятью, IIIIIHbl 26 неисправности центральногто процессора, шины 27 переда-, чи кода инстру кцlн(и шины 2 8 Выдачи lips рываний и кода условий центряльному процессору.

Г

Мультиплексный кя11ял управляется инст.рукциями и выполняет Все операции по вводу/выводу информации., Определяемые системо(11 команд вы -шслительнои системы ЕС ЭВМ,.

Дополнительно мультиплексный канал осуществляет операцию по;Вводу дяпных в канал от

| од11ого внешнего устройства и выдаче их дру- .

Гом т Внешнему у стрОйс > Bó 503 промажу Ганной зяп>1си в це11тряль(Г1 IО Оперятивну10 память при ияли шии cHeпиального признака

В УПРЯВЛЯЮШЕМ СЛОВЕ 1(ЯНЯ>1Я.

Инструкция сос-oilò из 32 разрядов (0-31): рязрядн. 0--7-код !IHGTp)1:Iiiilx, ряз-1 ряды 1 6-1 8- Адрес кя11яля, разряды 24-3 11-! адрес Внешне-.. О устройс.-в.-:, .дресное -I>ОВО кя11яля содер1111т 32 раз ряда (0-31): разряды 0-3 ключ защиты, рязряды 8-31 адрес у11рявля1ощего слова какала.

Упрявляюшее слОВО кяняля состО11г из

64 разрядов /О-=63/: разряды 0-7 код Опера((ии> рязр(>йы ==-3 ядрос дя1;н1»1х и, И1 с=-. . э нОМер t:, åHIH»>.О ус-..ройств», с которым будет работать дян11Ое 1»нзш11ее устройстВО при непосредс;.-Ве11нсй свясп1 через нанял, H .L 6 1 HQ исцользуlстся I ОяьисlIмости От

> знячения рязрядя 41,: разряды 32-36— фляжки, рязр(1д 47 пр11з 1як непосредственной связи двух Вн(еш н(:. 1стройств> разряды 4К63 — счет дя1-р111-:

РабОТЯ Ia(упвтпт,.-. 11 :Л1.0 Iьяняяя В Стя11-:По и11струкц11и комялдя Начать ВВОД/вывод поступает из «QIITpяльногО процессора В блок 0 сопряжения с центральHbIM процессором; блок 20 Выдает с1ггнял признака инструкции и номер Внешнего устройства, ко торый фиксируется ня основном регистре 17 подкянала. В канал из центральной Оперативной памяти -;Ораз ш1Н-.-.-,I 2-1- 11 блок 19 сопряжения с центряльной оперативной памятью вь1бирястся .=. Об11:11й-. регистр 13 информации, адресное слово кяняля> которое далее переписывается на pe=Hтр и 6 управления. По адресному слову кяняля -врез блок 19 на регистр л.3 ВВ1л-ряетс-: упрявля:-bail:ее слово канала, Перес-гет адресов Осушеств:1яется блоком 12 мсд;1(в111;я-..:-н1, >:ÿpÿiI;>åëb:=o с Выборкой из ценlp»:н- :I;. > Опера: H IIai : лямнти

ПРОИЗВОДИТСЯ ф11КСацс1.=,::.- >;»ВЯВ 1Я(О1* Сй И11фОРмяции в Gnîl(î 11 Ос11ОВ11ой пя11яти, 1ля хРЯнен1ГЯ УпРав.—.ию(1(е1 - . .:-:;ЬОР..(ац(111 Отвэг(1(т

525941

7, началу фиксации ее адрес имеется на входе блока 14 Определения адреса свободнойо1

1,) зоны. Адрес занимаемой зоны основной памяти записывается в ячей)(у блока 18 памяти адресов, связанную с номером Brfefyнего устройства, и используется в дальнейшем при любом обращении закрепленного за ней внешнего устройства за управляюшей информацией. При этом учитывается состояние блока 15 подсчета количества занятых зон основной памяти. Операция продолжает ся при отсутствии сигнала переполнения с выхода блока 15. Если блок 15 выдает сигнал переполне)шя основной памятИ, через

Г блок 20 и шину 28 в центральный процес- )5 сор будет послан код условия "канал:»анят".

Поиск свободной зоны основной памяти в(=дется для последу)ошей работы одновременно с записью управляюшей ииформащ)и в блоке 11, таблица занятости зон основной памяти хранится в блоке 18 в специально отведенном месте„

Параллельно с чтением упраиляюшей и)формации из центральной опера"ивной памяти канал осушествляет выборку внешнего Ы устройства по адресу, переданному с регистра 17 иа регистр 3 подканала, блок сопряжения с внешними устройствами, интер!)ейс ввода-вывода 2.1 и далее внешнему устройству. После получения каналом упрявляюшегоЭО слова канала внешнему устройству выдается код операщш О регистра 16 )ерез блок 10 выдачи команд и блок 2. По получен))и от внешнего устройства нулевого байта состояния начинается обме н дан иы ми. Ъ)

Йля монопольного режима (например, E)

1 селекториых подканалов) обмен двинь!ми продолжается беэ логического отключения внешнего устройства от интерфейса. Лля мульти-! Нч(".ксцо)«О подканяля ) в л»у льти)lл(ксиол! ре — 4О жиме дальнейшее взаимодействие между каналом и виеш)лм устройством прерывается и возобновляется ио требованию абонента„ поступак)шему и блок 2. Выбрав адрес внешнего устройства, выставившего требование, блок 2 выдает этот адрес в блок. 18. Прочитанное по этому адресу в блоке 18 слово является адресом зонь) блока 3. 1 храняшеГО УПРЯ BJ)E)K»)115 ю инфо!змацию этОГО B Pelf i)iei О устройства. Адрес эоны передаетсй B блок

1 3. и по Heмv В)-lоира1()тся управля)Япие,„слова и f)ep(1(.ыля)О! Ся ff8 peà ис 7!)ы 3»-» F! 3. О „

Дя()ее данные пос1) ОвнО и!и ре д(а)отся -»ер - .э блОК 1 (1 ме !!Hу цент!)Ял)1» ной onep(I)H))íoй па г мятьio 1);((и)Я.()!зл), .Для побайти)-i"О (i". м(-.на дани .) f) Г»ч»p!jj)»ч!»и -»» т!)Ой))л ва;.»и »()»»О!14,35™

)О) с»л 11 > »B«>I й;» B ! Bof »)э! цс1 !)Н) 5 и 1 ин фор)линии ((«r)o)»òof)j((»I О по!»качала (HJ)ff p&«

Гист ) ии(!)ормяц))и 8 м»»,)п типлекснОГО )(одКЯ) lc3,fi а ) Работа мультиплексиого ка!1()))я ири пе рециси данных с ОднОГО ви(. iiiiieI Î устрОЙОТВЯ о иа другое непосредственно без обра)пещ1я за данными в центральную ог)е1)ативную па мять также инициируется инструкцией "начать ввод/вывод". Аналогично оиися)шому

Выше происходит выборка из цен. ральной оперативной памяти адресного и у))рав))яки)еro слов канала. Дальнейшее течение операции дополнительно определяется значением

47 разряда управляюшего слова канала, Обь)чно сначала инициируется операция ввода/вывода внешнего устройства, oc5!)r)ecтвляюшего операцик считывания. Блок 15 при подсчете ,количества занятых зон учитывает кроме зо-! нь), необходимой для хранения у1Ц)Явля)с)пе)1. информаиии, некоторое количество зон основной памяти, полученного пересчетом заданного B упраю)яю)пем слове канала ".1и)а юшего" устройства счета данных в число зон, необходимых для буферизации,данных. Если ири . ом сигнал переполнения иэ блока 15 отсутствует, операция продолжается. Qанные, в количестве, определяемом заданным в команде счетом данных, накапллва)отся в блоке 3.3.. Первое слово "-апоминается как при обычной операции ввода в зоне, отведенной для управляющей информации подканала. После приема К-1 байтов данных !Где К- число байтов в слове), на месте K- байта записывается адрес следу)ошей зонь)„взятой с вь)хода блока 14-. Адрес зоны, записывается дважды: последнил! байтом в инфорлляции Д))я образования цепочки данных) и на место старшего байта адреса данных в качестве старших разрядов текушего номера байтов. Для этого номер свободной зоны с выхода блока 14 переписывается )EQ место последнего байта в регистр 3 Э и далее на место адреса данных и регистр 1(», Млад))!ий) байт адреса данных и этом случае Определяет адрес байта в зоiie буферирования дании)х. По(зле приема каждого байта счет данных уменьшается на единицу, а адрес данных увеличивается на единицу. I!oc»ie Р-1 байтов {где Р- число бай1 тов в зоне,) с выхода блока 14 выбирается номер следуюшей эоны H процесс повторяется с использОвяни("м этОГО номе!)я B кя )ест ве адреса данных и адреса в цепочке 1)анB1N, Процесс буфе1)ирови.ия 1)яи!!1,)х и основнОЙ памяти щ)ОД!Олжяется до того мОл)еи я, по)(а счет данных не ()таиет ряиш м f!улк, !!Нициировяи)1-. работы вши!«Н(го (:.т!)о!1СТВЯ, КОТС!ДОЕ СОВЛ!i.=с 1H<) С ц)1! fj,)1 !ó)!)))1«! Bi!(!!i нпм устройством о(:у!Лес)!и)11-"1»)и<)!1(1!Н111)

» «» эяп)1си . » должно )и)»!!1!!а Г!»(; !1 ) а» к е )fit!.; f! jY»â€” пил "начать ввод/в! j))()ff !1!!c j» f f;jjj)EI,и))f(e)» быть Выдана B )(»()н!).:1 к !!(., »(1," :3» )1!;—

9 струкцией "начать ввод/вывод" для "читак шнго внвшнвго устройства, твн н по прог» раммно-управляемому прерыванию, полученному после осуществления внешним устройством чгения первого массива g&HHblx. Получив ин- 5 струкцию для второго внешнего устройства канал выбирает адресное и управляюшее слово канала и по адресу внешнего устройства в управляюшем слове канала проверяет, закончило ли первое устройство чтения масси- )О ва данных. Если не закончило, адресное и управлякяпее слова канала запоминаются в зоне, отведенной этому внешнему устройству.

Если закончило, с целью контроля правильности установления непосредственной связи 15 между двумя внешними устройствами производится сравнение адресов внешних устройств, собственного и находящегося в управляюшем слове канала подканала, работаюшего в паре.

Йалее первое слово данных из зоны подканала первого внешнего устройства переписывается на место, закрепленное за первым словом в зоне, отведенной второму внешненему устройству . После этого подканал и первые внешнее устройство может продолжать работу по цепочке команд, если она имеется. После передачи второму внешнему устройству К-1 байтов данных, "К" — байт помешается через регистр 13 на место вто- gp рого байта адреса данных регистра 16 и используется вместе с третьим (младшим) байтом адреса данных в качестве номера (адреса) байта данных в блоке 11. После окончания записи массива во втором внешнем устройстве блок 15 корректирует количество занятых зон блока 11. и

При поступлении сигнала неисправности центральной оперативной памяти или цент рального процессора на шинах 22 и 26 и далее на регистр 9 неисправности работа внешних устройств, осушествляюших операции "читать продолжается до окончания программ, принятых в канал, Информация бу- 45 феризуется в блоке 1 S как это Описано выше. При переполнении основной памяти кана ла информация переписывается в специально резервируемое для этой цели устройство (например, на магнитной ленте). Адрес этого 5О внешнего устройства предварительно устанавливается в блоке 4 задания адреса внешнего устройства. Запись на внешний носитель буферизированной информации сопровождается но-" мером внешнего устройства, с которого эта информация принята, и программой, при исполнении которой возникла неисправность. Команды взаимодействия с внешним устройством, ;в котором буферизуется информация, выраба, тывается блоком 10 выдачи команд. В бло- 60

941

10 ке 10 эта подпрограмм» на случай отказа центральных устройств задана заранее. Пос- ле восстановления центральных устройств бу ризированные данные могут быть прочитайь и использованы для дальнейшей обработки. и

Формула изобретения

Мультиплексный канал, содержаший селек торные подканалы, каждый из которых сос- тоит из блока сопряжения с внешними устройствами, первые вход и выход которого соединены с первыми входом и выходом канала, р Егистра подканала, выход которого подн ключен ко второму входу блока сопряжения с внешними устройствами, первого регистра иН-, формации, вход которого соединен со вторым вы-. ходом блока сопряжения с внешними устройствами, второго регистра информации, вход которого, подключен к выходупервогорегистра информации, первый выход — соединен со вторым

1 входом блока сопряжения с внешними устройствами, мультиплексный подкаиал, который состоит из блока сопряжения с внешними уст ройствами, первые вход и выход которого с единены соответственно со вторыми входом и выхоДом канала, регистра подканала, выход которого подключен ко второму входу блока сопряжения с вн ешн ими устройствами, р егистра информации, первые вход и выход которого соединены соответственно со вторыми выходом и входом блока сопряжения с внещ-, I ними устройствами, блок сопряжения с цент-- ральной оперативной памятью, первый и второй входы которого подключены соответственно к третьему и четвертому входам канала, первый и второй выходы - соединены соответственно с третьим и четвертым выходами канала, блок сопряжения с центральным процессором, первый и второй входы

1 которого соединены соответственно с пятым и шестым входами канала, первый выход подключен к пятому выходу канала, общий регистр информации, первый вход которого соединен с третьим выходом блока сопряжечия с центральной оперативной памятью, вторые входы подключены соответственно к одному из вторых выходов второго регистра информации каждого селекторного полка- I нала, третий вход соединен со вторым выхо- ; дом регистра информации мультиплексного подканала, первый выход подключен к третьему входу блока сопряжения с центральной оперативной памятью, регистр управления, первый вход которого соединен с первым выходом обн.его регистра информации, первый выход подключен к четверто ..у входу

11

6лака сопряжения с центральной оперативной памятью, основной регистр подканала, пер вые входы которого соединены соответствен но- с выходом регистра подканала каждого селекторного подканала, второй вход подключен ко второму выходу блока сопряжения с центральным процессором, выход соединен. с третьим входом блока сопряжения с центральным процессором и первыми входами регистров подканалов каждого селекторного подканала и входом регистра подканала мультиплексного подканала, блок модификации,, вход и выход которого подключенысоответственно к первому выходу и второму входу регистра управления, блок основной памяти, первый вход которого соединен с первым вйходом общего регистра информации и вторым выходом регистра управления, выход подключен ко второму входу регистра информации мультиилексного подканала, четверто- QQ му входу общего регистра информации и треть ему входу регистра управления,; блок памяти адресов, первый вход которого соединен с выходом основного регистра подканала, вторыми выходами блоков сопряжения с внещ 4 ними устройствами свлекторных подканалов и мультиплексного подканала и третьим выходом регистра управления, первый выходподключен ко второму входу блока основной памяти, блок определения адреса сво- ЗО бодной зоны основной памяти, первый и второй вход.i которого соединены соответствен

94l 1 ) г но с первым и вторым выходами блока памяти адресов, выход подключен к второму входу блока основной памяти и второму входу блока памяти адресов, о т и и ч и юшийся тем, что, с целью повышения эффективности работы канала, в н<.го, введены регистр неисправности, вход которого соединен соответственно с четвертым и третьим выходами блока сопряжения с центральной оперативной памятью и блока сопряжения с центральным процессором, блок выдачи команд, первый и второй входы которого подключены соответственно к выходу реги:тра неисправности и первому выходу регистра управления, выход соединен с вторыми входами блоков сопряжения с внешними устройствами селекторных подканалов и мультиплексного подканала, блок подсчета количества занятых зон основной памяти, вход которого соединен с выходом блока определения адреса свободной зоны ос йамяти,выход подключен к третьему входу блока сопряжения с центральным процессором, блоки формирования адреса внеинего устройства„выход каждого из которых подключен соответственно к второму входу регистра подканала в каждом селекторном подканалс-:, четвертый вход и второй выход общего регистра информации соединены соответственно с выходом блока определения адреса свободной зоны основной памяти и четвертым i входом регистра управления.

525941

22 23

Составитель А. Жеренов

Техред Г. Родак Корректор1(. Борицскля

Редактор Е. Гончар филиал ППП Патент, г. Ужгород, ул. Проектная„4

Заказ 5225/486 Тираж 864 П одпис н ое

UHHHHH Государственного комитета Совета Министров CCCl по делам изобретений и откуь тий

113035, Москва," Ж-35, Раушская наб., д. 4/5