Цифровой умножитель частоты

Цифровой умножитель частоты

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (!1)526071 (6!) Дополнительное к авт. свид-ву (22) Заявлено02.06.75 (21) 2139679j21 с присоединением заявки _#_— (23) Приоритет (43) Опубликовано25.08.76, Бюллетень М 31 (45) Дата опубликования описания 05.11.76 (51) М. Кл.

Н 03 К 5 156 с@ 3 "

Государственный комитет

Совета Министров CCGP ро делам изооретений и открытий (53) УДК 621.374.4 (088. 8) (72) Авторы изобретения

А. Н. Зеленин, Н. К. Свергуненко, П. LL Боцман и А. Ф. Иванченко (7! ) Заявитель

Харьковский институт радиоэлектроники (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

Известно устройство, содержащее делитель частоты, коммутаторы, элементы ИЛИ, цепь импульсной обратной связи — сумматор и элемент задержки (lj.

Однако это устройство является сложным, что обусловлено наличием делителя частоты.

Известно также устройство, содержащее элементы задержки, дифференцирующие цепи и сумматор (2).

Недостатком этого устройства является небольшой диапазон изменения коэффициента умножения, что ограничивает возможность

его применения.

?1ель изобретения — расширить диапазон изменения коэффициента умножения.

Для этого в устройство введены ключи, вход первого из которых подключен к клемме источника входных импульсов, входы остальных — к выходам элементов задержки, включенных последовательно, при этом выходы всех ключей через дифференцирующие цепи соединены со входами сумматора.

На чертеже представлена структурная электрическая схема цифрового умножителя частоты.

Цифровой умножитель частоты содержит элементы задержки 1-4, ключи 5-9, дифференцирующие цепи 10-14 и сумматор 15 импульсов. Выход сумматора является выходом устройства. Вход линии задержки и выходы каждого элемента задержки 1-4 соединены через ключи 5-9 с дифференцирующими цепями 10-14, выходы которых соединены с сумматором 15.

1п Устройство работает следующим образом.

При подаче на вход импульса U на вывт ходе первого элемента задержки 1 напряжение Ц появляется через интервал времени задержки t>, второго элемента задержки 2

15 напРЯжение U — чеРез 2 Га, тРетьего элемента задержки 3 напряжен e U — чеЪ рез 3 С и т. д.

Если с отводов эле .ентов заде н кп импульсы 11., 11,U,...U подать па с-"ммато з ь-" и

20 15, то на вь!ходе последнего будет и:— пульсов.

Увеличение коэффициента умножен;,я и связано с увеличением числа элементов задержки, что приводит к сужению, полосы про 5 пускания устройства. При заданнь:х парамет526071 тельности.

Составитель М,. Аудринг

Техред Г. Родак Корректор А. Гриценко

Редактор О. Стенина

Заказ 5143/490 Тираж 1029 Подписное

UHNHHN Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4 рах входного сигнала максимальный коэффициент умножения ограничивается затуханием сигнала при прохождении через элемент задержки. Затухание сигнала можно уменьшить, увеличивая длительность входного сигнала, но это может привести к временному перекрытию выходных сигналов на выходе сумматора 15. Это противоречие в устройстве устраняется постановкой на входах сумматора 15 устройств укорочения длительности импульсов — цифровых дифференцирующих цепей 10-14, что дает возможность работы с входными импульсами повышенной длиПеременный коэффициент умножения достигается переключением соответствующих выходов элементов задержки 1-4 и сумматора 15 через ключи 5-9. На сумматор 15 при этом поступают укороченные р) импульсы коммутированных каналов, сдвинутые один относительно другого на время, равное времени запаздывания сигнала при прохождении его через элементы задержки, в соответствии с положением управляющих ключей.

Ф ор мула изобретения

Цифровой умножитель частоты, содержащий элементы задержки, дифференцирующие цепи и сумматор, отличающийся тем, что, с целью расширения диапазона изменения коэффициента умножения, в него введены ключи, вход первого из которых подключен к клемме источника входных импульсов, входы остальных - к выходам элементов задержки, включенных последовательно, при этом выходы всех ключей через дифференцирующие цепи соединены со входами сумматора.

Источники информации, принятые во внимание при экспертизе:

1. Ав горское свидетельство ССС Р № 308523, M. Кл. H 03 К 23/00 от

1 О. 12.6 9.

2. Патент США № 3786357, Класс

328-38 от 15.01.74.(прототип).