Автоматический измеритель пороговых напряжений логических схем

Автоматический измеритель пороговых напряжений логических схем

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е, 11 526833

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/. ;ус Ig/() (61) Дополнительное к авт. свид-ву (22) Заявлено 12.05.74 (21) 2027117/21 с присоединением заявки ¹ (23) Пр и ор итет (51) М. Кл."- G OIR 31/28

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.327.53 (088.8) г

Опубликовано 30.08.76. Бюллетень № 32

Дата опубликования описания 14.09.76

Е.-А. К. Багданскис и А. P. Гутаускас (72) Авторы изобретения (71) Заявитель (54) АВТОМАТИЧЕСКИЙ ИЗМЕРИТЕЛЪ

ПОРОГОВЫХ НАПРЯЖЕНИЙ ЛОГИЧЕСКИХ СХЕМ

Изобретение относится к радиоизмерительной технике, в частности к измерению статических параметров логических интегральных микросхем.

Известно устройство для контроля нагрузочной способности пороговых схем, содержащее тактовый генератор, коммутатор, задатчик входных сигналов, блок управления, классификации и индикации, преобразователь ток — напряжение, цифровой вольтметр и цифропечатающую машину, а также генератор линейно возрастающего тока. (1)

Это устройство недостаточно точно и надежно.

Наиболее близким по технической сущности к предлагаемому устройству является устройство для контроля пороговых уровней полупроводниковых логических схем, содержащее генератор пилообразного напряжения, входной и измерительный коммутаторы, аналого-цифровой преобразователь и цифропечатающее устройство. (2) Недостатком этого устройства являются низкая точность измерения и большая сложность.

Целью изобретения является повышение гочности,измерения.

Цель достигается тем, что в автоматический измеритель пороговых напряжений логических схем, содержащий последовательно соединенные тактовый генератор импульсов, селектор, счетчик, дешифратор и цифровой ,индикатор и последовательно соединенные

5 формирователь и триггер, выход которого подключен к селектору, введены цепь положительной обратной связи, вход и выход которои соединены соответственно с выходом и входом логической схемы, выход которой связан с

10 формирователем, управляемый источник двухполярного линейно-изменяющегося напряжения, вход которого соединен со счетчиком, а выход — через буферный блок с логической схемой, последовательно соединенные комму15 татор, генератор сброса и линия задержки выход которой подключен к другому входу триггера, причем коммутатор соединен со счетчиком и с управляемым источником двухполярного линейно-,изменяющегося напряже20 ния, а генератор сброса соединен со счетчиком.

На чертеже приведена структурная электрическая схема измерителя.

Измеритель содержит логическую схему 1, 25 цепь 2 положительной обратной связи, коммутатор 3, генератор 4 сбро"à,,счетчик 5,,управляемый источник 6 двухполярного линейноизменяющегося напряжения, буфферный каскад 7, линию 8 задержки, триггер 9, селектор зз 10, генератор 11 тактовых импульсов, форми526833

ЭЭ

60 рователь 12, дешифратор 13, цифровой индикатор 14.

Измеритель пороговых напряжений логических схем содержит последовательно соединенные генератор 11 тактовых импульсов, селектор 10, счетчик 5, дешифратор 13 и цифровой,индикатор 14, а также последовательно соединенные формирователь 12 и триггер 9, выход которого подключен к селектору 10.

Между входом,и выходом логической схемы

1 включена цепь 2 положительной обратной связи, причем выход логической схемы 1 связан с формирователем 12, а вход этой схемы через буфферный каскад 7 и управляемый источник 6 двухполярного линейно-,изменяющегося напряжения соединен с выходом счетчика 5. Один вход счетчика 5 связан с коммутатором 3, выход которого соединен с входом источника 6 двухполярного линейно-изменяющегося напряжения, а генератор 4 сброса соединен со счетчиком 5.и линией 8 задер>кки, подключенной к входу триггера 9.

Принцип работы измерителя заключается в использовании принципа регенерации. Для этого вход логической схемы 1 через цепь 2 соединен с ее выходом. В качестве этой цепи используется отрезок кооксиального кабеля, который обеспечивает выполнение баланса фаз. Процесс регенерации при выполнении баланса фаз начинается в случае выполнения баланса амплитуд, т. е. когда коэффициент передачи логической схемы больше или равен единице. Коэффициент передачи логической схемы зависит от величины постоянноного напряжения, приложенного к входу схемы.

В исходном состоянии (для определения порогового напряжения логической единицы) к входу логической схемы приложено напряжение, превышающее верхний пороговый уровень. Это обеспечивается при помощи коммутатора 3, который через генератор 4 сброса устанавливает счетчик 5 в исходное состояние, а также переключает источник 6 двухполярного линейно-изменяющегося напряжения в положение, подготавливающее изменение выходного напря>кения на его выходе и входе буфферного каскада 7 в сторону уменьшения. Генерация логической схемы отсутствует. После включения коммутатора 3 через время, равное времени задержки линии 8, на один из входов триггера 9 поступает импульс сброса от генератора 4 сброса, который переводит триггер

9 в положение, открывающее селектор 10. При этом от генератора 11 на счетчик 5 поступают счетные импульсы. С каждым подсчитанным счетчиком импульсом на определенную величину по линейному закону у.меньшается выходное напряжение управляемого источника

6, а синхронно с ним и напряжепие на выходе буфферного каскада 7 (входе логической схемы 1). Такой процесс будет продолжаться до тех пор, пока его величина станет равной верхнему уровню порогового напряжения.

При этом логическая схема начнет генерировать (режим возбуждения жесткий). Первый импульс генерации, сформированный формирователем 12, опрокидывает триггер 9 в положение, закрывающее селектор 10, в результате чего режим изменения остановится, Показания цифрового индикатора 14, соединенного через дешифратор 13 с счетчиком 5, фиксируют величину верхнего порогового уровня, Измерение нижнего порогового напряжения осуществляется аналогично. Противоположный закон изменения напряжения на входе логической схемы, а также исходное смещение этого напряжения обеспечивает коммутатор 3. Счетчик 5 в начале измерения аналогичным образом устанавливается в исходное состояние.

Для получения высокой точности измерения частота генератора 11 должна быть меньше частоты генерации логической схемы, которая должна быть значительно меньше рабочей частоты логической схемы. Приращение напряжения на выходе управляемого источника

6, а также с ней связанное количество разрядов счетчика и диапазон значений пороговых напряжений зависят от заданной точности измерения.

Формула изобретения

Автоматический, измеритель пороговых напряжений логических схем, содержащий последовательно соединенные тактовый генератор импульсов, селектор, счетчик, дешифратор и цифровой индикатор,и последовательно соединенные формирователь,и триггер, выход которого подключен к селектору, о т л и ч а ющи и с я тем, что, с целью повышения точности измерений, в него введены цепь положительной обратной связи, выход и вход которой соединены соответственно с выходным и входным зажимами устройства, выходной зажим связан с формирователем, управляемый источник двухполярного линейно-изменяющегося напряжения, вход которого соединен со счетчиком, а выход — через буферный блок с логической схемой, последовательно соединенные коммутатор, генератор сброса и линия задержки, выход которой подключен к другому входу триггера, причем коммутатор соединен со счетчиком и с управляемым источником двухполярного линейно-изменяющегося напряжения, а генератор сброса соединен со счетчиком.

Источники информации, принятые во внимание при экспертизе: (1). Авт. св. № 266945, G 01R 31/28, 1969. (2). Авт. св. № 266943, G 01R 31(28, 1969.

52683о

Составитель Л. Сорокина

Техред В. Рыбакова Корректор И. Позняковская

Редактор А. Купрякова

Типография, пр. Сапунова, 2

Заказ 2019 17 Изд. _#_0 1577 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4 5