Устройство для контроля блоков памяти

Устройство для контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 01.10.74 (21) 2064185/24 с присоединением заявки Ме— (23) Приоритет— (43) Опубликовано 30.08.76. Бюллетень М 32 (45) Дата опубликования описания 20.12.76 (51) 1Ч.Кл. G 11 С 29/00

Государственный комитет

Совета Министров СССР (53) УДК 628.327.66 (088.8) по делам изобретений н открытий (54) УСТРОЙСТВО

ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ

Изобретение относится к области вычислительной техники и может быть использовано для контроля в динамическом режиме и с заданным быстродействием оперативных запоминающих устройств (ОЗУ) с произвольной выборкой.

Известны устройства для контроля оперативных накопителей, содержащие блок памяти и блок поразрядного сравнения содержимого блока памяти с внешними кодами 11).

Наиболее близкими к изобретению по своей технической сущно ти являются устройства, содержащие блок памяти, блок управления, блок сравнения, формирователь кодов, причем 1вход блока упра влен ия соединен с выходом блока сравнения, одна группа входов которого связана с выходными шинами блока памяти, а вторая группа — с выходами формирователя кодов, входами подключенного к адресным шинам блока памяти (2).

Однако такие устройства на максимальной частоте проверяют формирователи только одной координаты ОЗУ (х или у), а формирователи другой координаты проверяют на понижен ной частоте. Кроме того, из .множества всевозможных направлений обхода адресов, которые могут встретиться при эксплуатации

ОЗУ, при помощи такого устройства контролируется только одно направление обхода.

Иными словами, такое устройство не дает возможности выявить все переходные,.процессы и взаимовлияния адресных формирователей ОЗУ (адресного регистра, дешифратора, усилителей координатного тока, координатных шин) друг на друга.

Цель изобретения — повышение качества контроля.

Это достигается тем, что устройство содержит счетчик числа обращений, счетчик математических ожиданий, генератор случайных чисел и сумматор, причем вход счетчика числа обращений соединен с выходом блока управления, а выход — с входом счетчика математических ожиданий, выходы которого и

15 выходы генератора случайных чисел подключены к соответствующим входам сумматора, выходы сумматора — к адресным шинам блока памяти.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — кривые нормального закона распределения при различных значениях и,. и о,,-.

Функциональная схема включает в себя счетчик 1 числа обращений, вход которого связан с блоком 2 управления, а выход — со счетчиком 8 математических ожиданий; сумматор 4, выход которого через шины 5 адреса подключен к проьеряемому блоку б памяти, а входы — к генератору 7 случайных чисел и к счетчику 3 математических ожиданий; блок

526952

55 б0

8 сравнения, связанный входами с шинами 9 считывания, формирователем 10 кодов и с шинами 11 записи.

Работу устройства рассмотрим на примере, когда генератор 7 случайных чисел вырабатывает числа с нормальным законом распределения.

Нормальный закон распределения имеет вид где f (õ) — плотность вероятности случайной величины х;

m,. — математическое ожидание случайной величины х; о, — среднее квадратическое отклонение случайной величины х.

Перед тем как приступить к контролю

ОЗУ, в него записывается тест, являющийся производным адресной информации. Таким тестом может быть тест «адресный код» или тест «шахматное поле». Для этого в счетчик

1 числа обращений вводится максимальная уставка (все разряды счетчика устанавливаются в со тояние — «1»), вход сумматора 4, соединенный с выходом генератора 7 случайных чисел, блокируется (цепь блокировки на схеме не показана). Задается режим записи, и проводится пуск. Импульсы из блока 2 управления, пройдя счетчик 1 числа обращений, подаются в счетчик 8 математических ожиданий. Адресная информация, сформированная счетчиком 8 математических ожиданий, параллельным кодом, пройдя без изменения сумматор 4, поступает на адресные шины 5 блока 6 памяти и формирователь 10 кодов для формирования записываемого теста. Сигналы обращения, идущие с блока 2 управления на проверяемый блок памяти, проводят запись формируемого теста по всем адресам.

После записи теста переходят ча режим проверки адресных формирователей ОЗУ.

Проверяемый блок памяти переводят в реиим чтения. Счетчик 8 математических ожиданий «обнуляется», в счетчик 1 числа ооращений вводится уставка в зависимости от требуемого числа обращений при выбранном параметре о,, вход сумматора 4, идущий на генератор 7 случайных чисел, освобождается от блокировки и проводят спуск.

Блок 2 управления обеспечивает обращение к ячейкам блока памяти, код адреса которых формируется сумматором 4, и представляет собой код, равный сумме кодов, вырабатываемых генератором 7 случайных чисел и счетчиком 8 математических ожиданий. B начальный момент счетчик математических ожиданий «обнулен», поэтому адресная информация представляет собой коды чисел, вырабатываемые генератором 7 случайных чисел. Генератор случайных чисел вырабатывает коды

Зо

50 чисел с математическим ожиданием т„, и выбранным параметром о,, (см. фиг. 2, кривая 12).

Плотность вероятности обращений к ячейкам ОЗУ соответствует кривой 12 до тех пор, пока содержимое счетчика 8 математических ожиданий не изменится. Количество обращений к ячейкам 03У, адреса которых ограничены кривой 12, определяется уставкой N в счетчике 1 числа обращений. Максимальное число обращений происходит к ячейке, код адреса которой совпадает с т,, После того, как произойдет С вЂ” Л обращений к ячейкам (С вЂ” емкость счетчика 1), счетчик 1 числа обращений переполняется и сигнал переполнения поступает на счетчик 8 математических ожиданий. Адресная информация при этом равна кодам, вырабатываемым генератором 7 случайных чисел, плюс единица. В этом случае происходит обращение к ячейкам ОЗУ с математическим ожиданием и,. и с плотностью вероятности, соответствующей кривой 18 (см. фиг. 2). Максимальное число обращений проводится к ячейке, код адреса которой совпадает с т„. После того, как произойдет еще С вЂ” N обращений, счетчик 1 числа обращений опять переполняется, сигнал переполнения увеличивает код счетчика 8 математических ожиданий еще на единицу и обращение к ячейкам ОЗУ происходит с математическим ожиданием, увеличенным на единицу и т. д.

Когда коды адреса соответствуют старшим номерам ячеек (см. фиг, 2, кривая 14), появляется момент, BO время которого код суммы двух чисел — кода счетчика 8 математических ожиданий и кода генератора 7 случайных чисел — превосходит код адреса ячейки с максимальным номером. Сумматор 4 первполняется, на его старшем разряде возникает сигнал переноса, а содержимое сумматора 4 представляет остаток от переполнения. B этом случае происходит обращение к ячейкам с младшими номерами.

Процесс формирования адресной информации заканчивается, когда полнсстью заполнится счетчик 8 математических ожиданий (емкость счетчика 8 математических ожиданий соответствует емкости проверяемого блока памяти).

Таким образом, каждая ячейка ОЗУ испытывается в режиме максимального числа обращений. Когда m,. совпадает с кодами адреса младших ячеек ОЗУ, на максимальной частоте проверяются формирователи одной адресной координаты (х или у); когда m„ перемещается в область кодов адреса старших номеров ячеек, на максимальной частоте проверяются формирователи другой адресной координаты.

Правильность работы адресных формирователей определяется по совпадению записываемой в ОЗУ и считанной из ОЗУ ипформации. Считанная информация подается на блок

8 поразрядного сравнения через шины 9 счи526952

1

Фиг 1 тывания, где она сравнивается с кодом, формируемым из адресной информации формирователем 10. Если коды одинаковые, то блок

8 поразрядного сравнения дает разрешение для следующего обращения. Если коды раз,ные, блок поразрядного сравнения выдает сигнал сбоя в блок 2 управления. Процесс контроля прерывается и по имеющейся информации адреса и считанного кода, выведенных на индикацию (на чертеже не показано}, можно проанализировать характер сбоя.

Как видно из описания, изменяя параметр о можно изменять максимальную частоту переключения адресных формирователей на м аксимальной частоте.

Таким образом, технико-экономическая эффективность использования генератора случайных чисел для формирования адресной информации заключается в повышении качества контроля проверяемых блоков памяти и в возможности задать множество направлений обхода адресов и проверить работу каждого координатного формирователя на максимальной частоте.

Формула изобретения

Устройство для контроля блоков памяти, содержащее блок памяти, блок управления, блок сравнения, формирователь кодов, причем вход блока управления соединен с выходом блока сравнения, одна группа входов которого соединена с выходными шинами блока памяти, а вторая группа — с выходами формирователя кодов, входы которого соединены с адресными шинами блока памяти, о тл ич а ющее с я тем, что, с целью повышения качества контроля, оно содержит счетчик числа обращений, счетчик математических ожиданий, генератор случайных чисел и сумматор, причем вход счетчика числа обращений соединен с выходом блока управления, а выход — с входом счетчика математических ожиданий, выходы которого и выходы генератора случайных чисел подключены к соответствующим входам сумматора, выходы сумматора соединены с адресными шинами блока памяти. о

Источники информации, принятые во внимание при экспертизе:

1. Волков А. Ф., Ведешенков В. A., Зенкин

В. Д. Автоматический поиск неисправностей в ЦВМ, «Сов. радио», 1968.

2. Стенд для производственного контроля

МОЗУ типа Z. Передовой научно-технический и производственный опыт, 1968, М 15 — 68, 1365 †1.

526952 тхо х

Фиг 2 т хп пмпкп

Составитель Е. Брик

Техред М. Семенов

Корректор В. Гутман

Редактор И. Грузова

Тнп. Харьк, фил. пред. сПатентъ

Заказ 1022/1571 Изд. № 1778 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, 7К-35, Раушская наб., д. 4/5