Устройство для сбора телеметрителеметрической информации

Патент 527727

Авторы

Иллюстрации

Показать все

Реферат

Союз Советских

Социалистических

Республик (11) 527727 (61) Дополнительное к авт. свид-вувЂ” (22) Заявлено 18.03.75 (21) 2116584/24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 05.09.77 Бюллетень №ЗЗ (45) Дата опубликования описания 03.06.77 (51) М Кл

6 08 С 19/16

G08 С 15/06

Государственный комитет

Совета Министроа СССР по делам изаоретений и открытий (53) УДК

621-398 (088Я (72) Авторы изобретения

В.Е Долгов и Ю Б.Иванов (71) Заявитель (54) УСТРОЙСТВО ДЛя С5ОРА ТЕЛЕМЕТРР1ЧЕС;

ИНФОРМ АЦИИ

2О

Предложенное устройство для сбора телеметрической информации предназначено для приема информации, поступающей от телеметрических датчиков, и вывода полученной информации в канал связи и используется на передающем конце канала связи в цифровой телеметрии.

В настоящее время при проведении космических и других испытаний необходимо передавать на приемные пункты большие потоки информации по каналам связи с малой пропускной способностью.

Для этой цели применяют различные устройства сжатия данных, установленные на передающем конце канала связи.

Известны устройства для сбора телеметрической информации, содержащие коммутатор, первый вход которого соединен с выходом адресного регистра-коммутатора, подключенного к первому входу первого элемента И и через второй элемент И к первому входу оперативного запоминающего блока, а выход через третий элемент И вЂ” с первым входом оперативного запоминающего блока, второй вход которого соединен с выходом адресного регистра оперативного запоминающего блока, генераторы импульсов, выход первого из которых подключен ко входу распределителя так товых импт>льсов> 2 Выхоц ВТОРОГО вЂ” КО ВтОРО1(>1 1>хОЦ( коммутатора, Выход которог0 подключен KQ Вхолу решающего блока, Второй вход которсго GQ(.,IIII åí

С ВЪ|ХОДОМ ОПЕР2ТИВНОГО 32ПО>>211:210ЩЕ10 ОЛОЕ2 И через четвертьй элемент sL с перВым Вход01>1 011211»THBHGIO З2ПОМИН2Ю1(ЛЕГО ОЛОК2, 2 ВЫХОД вЂ” - СО В"Одом первого элемента И. Первьа Вход Опсрацио:вЂ” ного Олока через т(ятьй элемент = 1;(:,:,к:;:i;.;1; к

В ыхОду GIIGР2 тив 110ГО 22п01 гине io" k .:(б11(:":(, В1Й Bbixoii ic пеРВОмУ Вхо (>> 1100!I(Qão элг.;, га, :(2 ВТОРОЙ Bbl7GH -1СР>ЕЗ СЕЛЬ>IQ.-I ЭЛЕ..1Е1Г>перВОму Входу ОпеРат(1ВИОГО з2ЛО>.п1н»юше(0 б;1 . ка. Певв >Й Вход р Т11 „ 2 (,ЛВ111.:-. 1 O ä .i„-сч::. <

ВI>Q>011 (Р>201Т(РЕДЕТ(Ö =-ЛЯ Т2К ОВ,>)Х 11!,1пт Л .: ..{ >В >

ВОСЬМОЙ ЭЛЕМЕНТ . ; .> . В Ь ХО. У G I;. (>2 1 ИВI: L.E >

32110МИН21ОЩСГО О 0 (> ВЬГХ >,> °" Г (>- (- ; вЂ” О -, ства. Первьй Вход;1ндекснОГО рег11стр;-: ч:..:Оз дсг.:тый элемент И сось1инен с Выходк«операгив110-:, заломин=- Ощего бло;.Та. -. В гхо.т --о . мент гч вЂ” cG в срым входом =:.11.- ного р вЂ”.и""л,>2

Операт11ВИОГО зало(>(2;н210щего б.:. ОН2;; - е .., О,:1,::(надцатьй 211е.".,ент >1 " пеРьь(>." Bx030>(ать. Ратиь};.., 0 запои1наю((.ВГО бло> 2. Бх01; 1(е11л(1(11рат01та ед>Н1 "1НОГО Н200Р2 ".ОД2 ПРЛ1<ЛEO(>(=II К ВЫХОЛ ЛНДЕК(1НО! <> регистра,:; B=I:-."; ч.;ре= д;;гнада12ть1-.";:л(ехгент 1,"вЂ”

527727

20 ко второму входу индексного регистра. Первый вход программатора подключен к выходу адресного регистра программатора, а другие входы вЂ” к выходам распределителя тактовых импульсов. Выход программатора через тринадцатый элемент И соединен со входом адресного регистра коммутатора, через четырнадцатый элемент И со вторым входом:иестого элемента И, с пятнадцатым элементом И и через шестнадцатый элемент И со вторым входом адресного регистра оперативного запоминающего блока, а соответствующие командные выходы программатора подключены к первому входу адресного регистра программатора, к третьему входу оперативного запоминающего блока, к третьему входу операционного блока и к другим входам всех элементов И.

Недостатком этого устройства является вОзможность больших разрывов в процедуре сбора информации от телеметрических датчиков, вызванных проведением сеансов вывода накопленной информации в канал связи, длительность которых при использовании канала связи с малой пропускной способностью может быть весьма велика. При этом возможна потеря информации о кратковременных процессах, регистрируемых теми или иными датчиками, при совпадении их по времени с с ансами передачи.

Белью изобретения является расширение функциональных возможностей устройства.

Эта цель достигается тем, что в предложенное устройство введены буферный регистр, индикатор разрешения передачи группа элементов И и инвертор. Объединенные выходы первого, шестого и пятнадцатого элементов И через семнадцатый элемент И подключены ко второму входу адресного регистра программатора и через восемнадцатый элемент И ко входу буферного регистра, выход которого через девятнадцатый элемент И соединен с третьим входом адресного регистра программатора, выход индикатора разрешения передачи подключен к первому входу двадцатого элемента И, второй вход которого соединен с выходом распределителя тактовых импульсов, третий вход вЂ” с соответствующим выходом программатора, а выход двадцатого элемента И подключен к четвертому входу адресного регистра программатора, через восемнадцатый элемент И ко входу буферного регистра и через последовательно соединенные инвертор семнадцатый элемент И ко второму входу адресного регистра программатора. Вход индикатора разрешения передачи и второй вход девятнадцатого элемента И соединены с соответствующими командными выходами программатора.

На фиг. 1 представлена схема устройства; на фиг. 2 вЂ” структура построения программы работы устройства.

Устройство содержит генераторы импульсов 1 и2, распределитель тактовых импульсов 3, программатор 4, адресный регистр 5 программатора, коммутатор входных каналов 6, адресный ре25

60 гистр 7 коммутатора, решающий блок 8, оперативный запоминающий блок 9, адресный регистр 10 оперативного запоминающего блока, оперативный блок, индексный регистр 12, дешифратор единичного набора кода 13, регистр сдвига 12, буферный регистр 15, инидкатор разрешения передачи 16, элементы И 17 вЂ” 36 и инвертор 37.

Выход генератора импульсов 2 через распределитель тактовых импульсов 3 подключен к программатору 4, числовой выход которого через элементы И 32, 21 и 29 подключен соответственно к адресному регистру 7 коммутатора, одному из входов оперативного блока 11 и адресному регистру 10 оперативного запоминающего блока, а также через элементы И 19 и 20 и через элементы И 34 и 35 соответственно к входам регистров 5 и 15.

Командные выходы программатора 4 подклю. чены к управляющим входам элементов И 17 вЂ” 32, 36 к управляющим входам блока 9, оперативного блока 11, ипидкатора разрешения передачи 16 и к счетному входу адресного регистра 5 программатора (на фиг. 1 эти связи обозначены буквой К).

Выход разряда хранения признака прерывания программатора 4 через элемент И ЗЗ подключен к установочному входу адресного регистра программатора, к входу элемента И 35 и через инвертор 37 ко входу элемента И 34.

Один из выходов распределителя тактовых импульсов 3 подключен к тактирующему входу регистра сдвига 14 (связь на фиг. 1 обозначена буквой Т), а другой вЂ” к одному из входов элемента И 33.

Выход коммутатора 6 подключен к одному из входов решающего блока 8 и через элемент И 28 к числовому входу блока 9. Выход решающего блока 8 через элементы И 17, 34 и 35 подключен соответственно к регистрам 5 и 15.

Выход блока 9 подключен к другому входу решающего блока 8 и через элементы И 25, 23, 18 и 31 соответственно к числовому входу этого блока, одному из входов операционного блока 11, индексному регистру 12 и регистру сдвига 14.

Числовой выход операционного блока 11 через элемент И 27 подключен к числовому входу блока 9, управляющий выход вЂ” к элементу И 19.

Выход адресного регистра коммутатора через элемент И 26 подключен к числовому входу блока 9.

Выход индексного регистра 12 подключен к дешифратору единичного набора 13 и через элементы И 24 и 30 соответственно к числовому входу блока 9 и адресному регистру 10 этого блока.

Выход дешифратора единичного набора 13 через элемент И 22 подключен к счетному входу индексного регистра 12.

Выход регистра сдвига 14 подключен к выходу устройства. Выход буферного регистра 15 через элемент И 36 подключен ко входу адресного регистра 5 программатора.

527727

Программатор 3 представляет собой постоянное

ЗУ резистивного, диодного, трансформаторного или любого другого известного типа с автономным устройством управления и дешифрирования команд. 5

Генератор импульсов 1 обеспечивает на своем выходе наличие сигнала типа "меандр" с периодом смены уровней, равным требуемой дискретности отсчета текущего времени в устройстве.

На выходе решающего блока 8 появляется 1п управляющий сигнал в случае, если числа на его входах не сравниваются между собой по некоторому заданному критерию.

Оперативный запоминающий блок 9 имеет адресную структуру и может быть выполнен по любому известному принципу, Включение блока на режим записи или считывания осуществляется подачей соответствующего сигнала на его управляющий вход с командного выхода программатора 4.

Операционный блок 11 обеспечивает Выполнение операций суммирования и сравнения по равенству двух чисел, поданных на его входье через схемы совпадения 21 и 23. Переключение режима работы блока (суммирование или сравнение) осуществляется поцачей командного сигнала с выпрогрймматора 4. Включение управляюш его выхода блока производится только в режиме сравнения (сигнал на этом выходе появляется при неравенстве сравниваемых исел).

Разряцная сетка операционного ° лака I1, равна р1 разрядной сетке блока 9.

Адресный регистр 5 программатора выполнен по схеме датчика, содержимое которого увеличивается на "1" сигналом с командного выхода программатора 4, подаваемым на счетный вход 35 регистра в каждом цикле обращения к программатору, что позволяет организовать в устройстве естественный порядок выполнеепея команд, записанных в программаторе 4.

Индексный регистр 12 также выполнен по схеме счетчика, содержимое которого увели еивается на "1" сигналом с командного выхода 11poI.ра»матора 4, подаваемым через элемент И 22 на счетный вход регистра по окончаепш считывания эаписаннОГО В нем числа В каждом случае Ооращения к регистру.

Дешифратор едиепечного набора 13 обеспечивает наличие сигнала на его выходе в случае, если в числовом наборе, поданном на его вход, содержится хотя бы один нулевой символ, ЬО

Регистр сдвига 14 находится постоянно в peIIoIме сдвиги за счет подачи на его тактирующий вход последовательности импульсов с выхода распределителя тактовых импульсов 3. Скорость сдвига определяет скорость вывода символов числовьех коцов, Я образующих выходную информацию устройства, в канал связи.

Распределение памяти блока 9 осуществляется следующим образом. Емкость памяти этого блока составляет и ячеек. Часть ячЕек с адресами от "О" 60 до m (участок ее1 ) отведена для хранения служебной информации, используемой в устройстве для принятия решений о выводе принимаемой от датчиков информации в канал связи или ее гашении. Оставшаяся часть памяти (участок 1ч), содержащая ячейки с адресами от m + 1 до и, отведена для хранения информации, отобранной для вывода в канал связи, т.е. буферного запоминания этой информации.

Программа работы устройства, записанная в прогремматоре 4, содержит комплект подерограмм, в том числе:

1) подпрограмму А циклического опроса входных каналов с анализом избыточности каждой выборки. Подпрограмма А имеет начальный адрес а и заканчивается командой безусловной передач. управления по адресу а;

2) набор псдпрое рамм В;. каждая из которых содерыет перечень операций, выполняемых устройством при обкаружееыи неизбьггочной выборки пе любому из входных каналов. опрашиваемых процессе выполнения подпрограммы А. Начальееык адрес Ь каждой подпрограммы Б равен адресу К; соответствующего Входного канала; каж,ая подпрограмма Б;. закаеечивается командой безусловной передачи управления по адресу а.

3) подпрогамму С с начальным адресом с, равным адресу. входного канала, к которому. подключен выход генератора 1, включающую В себя перечень Операциее., Выполняемых устройством при

Обнаружениее нензбыточной Выборки по этому

Входному KRHRIó II -;акае;чиваеощук1ся е;о»,еандой RRусловленой передачи управления по адре:у а, 4) Подпрограмму D с начальным адресом се передачи очередного числа, предназначенного для

Вывода в какал связи, из блока 9 в регистр сцвига 14. Подпрограмма D заканчивается команцой передачи числа из буферного регистра 15 в адресный регистр 5 программатора.

Таким образом, после Выполнения любой подпоограммыА, Б или С В процсссе оаботы устройства осуществляется переход к подпрограмме = .

При работе устройства В режиме, когда вывод информаци; В канал BR производится инщ-катоп разрешекиЯ перела гее 16 нахочится В состоянии, В которОБЕ с сГО Выхода снимается сиГнал, 3211иоа 0 ций элемент И 3 сиГнал с Выхода котоэого удерживает в запертом состояенеи элемент И 35. То-. же сигна.е через инвертср 37 поступает в видс разрешаю.цего сигнала на вход элемент И 34.

В процессе Выполнения етодпрограммье А

ОСУЩЕСТВЛЯЕТСЯ ПОСЛЕДОВВТЕЛЬНОЕ ВЫПОЛНЕНИЕ С.ЕЕдующих операцей:

1) путем отпиранеья элемента И 32 передача с

%fcI1ОВОе 0 выхода программатора 4 н2 адресееьй регистр 7 коммутатора адреса входного канала и передача полученной выборки с выхода коммутатора 6 на вход решающего блока S:

2) путем отпираеп я элемента И 29 передача с числового выхода программатора 4 на адресный регистр 10 блока 9 адреса ячейки, размещенной в

527727

40 участке М памяти блока 9, в которой хранится значение предыдущей выборки, полученной по каналуК;; включение блока9 на режим "считывания" п rreM подачи íà его управляющий вход соответствующего сигнала с командного выхода программатора 4 и передача числа, записанного в данной ячейки, на вход решающего блока 8;

3) выполнение решающим блоком 8 сравнения нового и старого значений выборок и подача на управляющий вход схемы сравнения 17 разрешающего сигнала в случае, если вновь поступившая выборка признана неизбыточной;

4) передача адреса из адресного регистра 7 коммутатора через элементы И17 и 34 в адресный регистр 5 программатора, если схема совпадения 17 открыта (выборка признана неизбыточной), или переход к выполнению следующей команды подпрограммы А, если элемент И17 закрыт (выборка признана избыточной) . В последнем случае осуществляется вывод на адресный регистр 7 коммутатора адреса следующего входного канала и т.д.

При обнаружении неизбыточной выборки в адресный регистр 5 программатора записывается адрес k i входного канала, по которому поступила неизбыточная выборка, равный адресу в; соответствующей подпрограммы В .

В каждой такой программе может быть записано выполнение следующ их действий:

1) запись в блок 9 в участок М памяти нового значения выборки, полученной по входному каналу

К;, по адресу, установленному на адресном регистре 10 блока 9, путем отпирания элемента И 28 и подачи сигнала, включающего режим записи", на управляющий вход блока 9 с соответствующего командного выхода программатора 4;

2) зайись в участок N памяти блока 9 адреса входного канала, по которому получена неизбыточная выборка, с адресного регистра 7 коммутатора путем подключения его через элемент 26 к числовому входу блока 9;

3) запись в участок N памяти блока 9 значения неизбыточной выборки с выхода коммутатора 6 путем подключения его через элемент И 28 к числовому входу блока 9;

4) запись в участок М памяти блока 9 значения числа, идентифицирующего величину текущего времени в устройстве и хранящегося в одной или в нескольких ячейках участка М памяти блока 9, путем подключения выхода этого блока к его числовому входу через элемент И 25.

Выполнение последних трех операций осуществляется с помощью специальных программных блоков, входящих в состав выполняемой подпрограммы В; и имеющих своей целью размещение записываемых чисел (адреса канала, по которому получена неизбыточная выборка, значения самой выборки и значения текущего времени ее обнаружения) в ячейки участка N памяти блока 9 с последовательно возрастающими адресами. Действие этих блоков основачо на использовании текущего адреса записи (ТАЗ), хранимого в одной из ячеек участка памяти блока 9.

В процессе записи любого числа в этот участок выполняются следующие операции:

1) передача с числового входа программатора 4 адреса ячейки, в которой хранится значение ТАЗ, в адресный регистр 10 блока 9 путем отпиоания элемента И 29;

2) считывание значения ТАЗ и передача его с выхода блока в индексный регистр 12 путем отпирания элемента 18;

3) передача значения ТАЗ из индексного регистра 12 в адресный регистр 10 блока 9 путем отпирания элемента И 30. Если при этом значение ТАЗ содержит хотя бы один разряд, не равный "1", т.е.

ТАЗ не равен п вЂ” конечному адресу участка N памяти блока 9, на выходе дешифратора единичного набора 13 присутствует разрешающий сигнал, отпирающий элемент И 22, В результате сигнал с командного выхода программатора 4, осуществляющий перепись ТАЗ из индексного регистра 12 в адресный регистр 10 блока 9, поступает на счетный вход индексного регистра 12. Задним фронтом этого сигнала увеличивается значение ТАЗ, записанное в индексном регистре 12,на "1", т.е. выполняется операция индексации ТАЗ;

4) запись числа, поданного на числовой вход блока 9, в ячейку с адресом, равным неиндексированному значению ТАЗ, записанному в адресном регистре 10;

5) и передача с числового выхода программатора 2 адреса ячейки, в которой хранится значение

ТАЗ, в адресный регистр 10 блока 9 путем отпирания элемента И 29 и запись индексированного значении ТАЗ из индексного регистра 12 в эту ячейку путем отпирания элемента И 24 и подачи на управляющий вход блока 9 сигнала с командного выхода программатора 4, включающего режим записи, При записи в участок М памяти блока 9 не скольких чисел подряд передача значения ТАЗ из блока 9 и индексный регистр 12 осуществляется только перед записью первого из этих чисел, а запись в блок 9 индексированного соответствующее число раз значения ТАЗ с индексного регистра 12вЂ” только по окончании записи всей группы чисел.

Начальное значение ТАЗ, равное m+1, вводится в блок 9 из программатора 4 при включенич устройств.

Таким образом, в процессе работы устройства осуществляется последовательное заполнение участка N памяти блока 9 информацией, подлежащей выводу в канал связи. Емкость этого участка выбрана из условия, что в промежутках между двумя смежными сеансами вывода информации в канал связи общее количество информации, помещаемой в участок N памяти, не превысит его емкости. Если по непредвиденным обстоятельствам объем информации, направляемой в участок N памяти блока 9, превысит его емкость, индексация

537727

ТАЗ прекращается как только его значение станет равным значению и, т.е. содержащим "единицы" во всех разрядах. При записи такого значения ТАЗ в индексный регистр 12 на выходе дешифратора единичногб набора 13 появляется сигнал, запирающий элемент И 22 и исключающий тем самым прохождение сигнала с командного выхода программатора 4 в момент перезаписи значения ТАЗ из индексного регистра 12 в адресный регистр 10 на счетный вход индексного регистра 12. При этом индексация ТАЗ 10 прекращается, и запись всей последующей информации производится в ячейку с адресом и блока 9.

Таким образом, исключается искажение информации, хранящейся в участке Л4 памяти блока 9, в случае переполнения участка N за счет присвоения 15

ТАЗ значений, соответствующих участку М.

В процессе выполнения подпрограммы В; могут быть выполнены следующие операции:

1) последовательная передача с числового выхода программатора 4 адресов входных каналов, по 20 которым должен быть произведен дополнительный сбор информации, на адресный регистр 7 коммутатора путем отпирания элемента 32 и записи полученных значения выборок с выхода коммутатора 6 в участок N памяти блока 9 по ТАЗ; 25

2) задание времени проведения очередных измерений по любому входному каналу путем прибавления к числу, индентифицирующему значение текущего времени, хранящемуся в участке М памяти блока 9 и вводимому в операционный 30 блок 11 через элемент И 23, ясла, определяющего требуемую задержку выполнения этих измерений по отношению к моменту получения данной неизбыточной выборки, выраженную в единицах отсчета текущего времени, вводимого в операцион- 35 ньй блок 11 с числового выхода программатора 4 путем отпирания элемента И 21, и последующей записи результатов суммирова!В!Я через элемент И 27 в отведенные для этого ячейки участка M памяти блока 9, адреса которых через элемент И 29 предзари- 40 тельно введены в Едресньй регистр 10 этого блока с числового выхода программатора 4, Каждая программа В заканчивается выполнением команды безусловной передачи управления по 45 адресу А, выполняемой путем передачи значения адреса а с числового выхода программатора 4 через элементы И 20, и 34 на адресный регистр 5 программатора.

В процессе работы устройства периодически 50 изменяется сигнал на выходе коммутатора 6, к которому подключен выход генератора 1, что воспринимается устройством как получение неизбыточной выборки по этому каналу. В этом случае адрес кс с адресного регистра 7 коммутатора пере- 55 дается через элементы И 17 и 34 в адресный регистр 5 программатора и осуществляется переход к выполнению подпрограммы С.

При выполнении подпрограммы С осуществляется сначала суммирование числа, идентифици б0 рующего значение текущего времени и хранящегося в участке М памяти блока 9, с константой L, вводимой в операш1онньй блок 11 с числового выхода программатора 4, причем результат суммирования помещается в те же ячейки участка.М памяти блока 9.

При выполнении подпрограммы С осуществляются следующие операции:

1) последовательное сравнение чисел, идентифицирующих время выполнения измерений по раз личным входным каналам и записанных в опреде ленных ячейках участка М памяти блока 9, с чис. лом, идентифирующим значение текущего времени, путем задания адресов соответствующих ячеек в адресный регистр 10 блока 9, ввода содержимого этих ячеек в операционньй блок 11 и задания режима "сравнен!1 . . з-:с: б.-.:: с::-. ;".щ:.Ом с коМ2НДНОГО ВЫХОДЕ !Р01 j ""ЬЬ;ЗТО

2) при рав нств <,p2Il!Вив-с;.!В1- чисеil (на управляющем выходе операц ;0;н10 0 О.!Ока !.! запрещающий снгна. .: схем.; .0:...;.::ч:; я }. за!ар!:1та), продолжается гь: вЂ” О, 1с",;",е ...::: .:::,- .; .; .-,- -.- .

ВЕННОМ ПорядК". Т.Е. 2:.I.:2.:-:: = ::.: - ..!} }2,„. -:ь. полняются изме}!Синя IO:2м !" Зн."1лз. :1. ",л . !«Оторнх

Определена необх0 1 IOi. -:;ь -В-!é0ë !2 .II I из.,!2}!сний. с записью значе!Нй адресов этих канзлов н полученных BhIGopoK В участ0«!!221яги 0 .0«.1 - тАЗ;

3) нри нерЕБенстле Ожени, . 22. 2!.ч чиссл на управля!ощеь ВВ1хо.-;=. резрешеющ!Й 211Г!!с.. . ". Еле !с: .! .: 9 . т1 >3: .т) .

НРОизВОД1тсЯ НОРСДЕ-i =;;. . <", . °;.;:::: "0 В .: программатора 4 геоез .-.л-:.;:;:::т ; -:. . } ; 3 ь;,вЂ”;,;." ньй регистр 5 прогрэ, 1аторэ и -:::;..м.1 !! др.:-Ой чести программы C!:.;,Ке !}! !Мер, i2 срав ..21 .1ю вкруго. .

УСТ2НОВКИ. 32ПИС2НЧО СOOTHO OIÂ - !!НО В, (}! у Ой

Ячейке ЪЧ2СТка М!1Еь1ЯТ1! О. !01 2 ) . 2 j!:0|!0 1, I;7g211II: фицирую:цим значе!В12 тскгщегс ВременБ) .

Всли В прО!!ессе Вь-полнеI вЂ”,-ьд.1};Огра! !ь!ь 1

УстРШ!ство ди иет 1:зб!Етс:леУтэ ".счб0!Ры OT .22KОТО-либо Цадика сВ1щс! с. " "1 2",10; ".=0 0 возни«! Озени!

ПРОВОдЯще10 соетоянн,:«Ена, ;;, . .зи,;..и 3 ВР01!2- .ЛИВЕЕТ и1-;„ рКЕ".,....;-2-.1 .вЂ”:- . Лтч1-: ; 6 вЂ” 202 вЂ”;;.нис, при котора:. -:-:.: ь;;.

ШЕЮЩИй! Сит q.::;.02,;,;. -; -.,, ° .-,;, 1,.

ЛЯ ВЬЮГУ::.ЬСОЗ "-;;., -.-: периодо!.;. равг

Выхоце Т P2" =" ..;:. ...-..- ...:,, ",:.вЂ”...-.:,. н.-;;:2;

1!ри этом д н!!Сльность разрегнеющеи чести сигс нала выбрана из условия превышения ею длитель527727 ности выполнения любой в отдельности программы

А, В или С .

Таким образом, независимо от того, какой участок программы, записанной в программаторе 4, выполняется в момент возникновения разрешающего сигнала на данном выходе распределителя 3, до его окончания на командных входах программатора 4 возникает набор сигналов, соответствующих командам условной или безусловной передачи управления, отпирающих одну из схем совпадения 17, 19 или 20. Одновременно с этим с выхода разряда хранения признака прерывания программатора 4 снимается разрешающий сигнал, отпирающий элемент И 33. Сигнал с его выхода поступает на установочный вход адресного регистра 5 программатора осуществляет принудительный ввод в него адреса d и отпирает элемент И 35, в результате чего адрес перехода через соответствующие открытые элементы И 17, 19 или 20 записывается в буферный регистр 15 и через инвертор 37, запирающий элемент И 34,исключает запись того же адреса в адресный регистр 5 про| рамматора.

При очередном обращении к программатору 4 с выхода разряда хранения признака прерывания вновь считывается разрешающий сигнал.

В результате в адресном регистре 5 программатора удерживается адрес d, и работа устройства тормозится в огисакном состоянии до возникновения на входе элемента И 33 запрещающего сигнала с выхода распределителя 3. После запирания элемента И 33 разблокируется адресный регистр S программатора. Затем устройство вковь переходит в нормальный режим работы с естественным порядком выполнения команд.

При этом устройство начинает выполнять подпрограмму и осуществляются следующие onepa i шли:

1) передача с числового выхода программатора 4 адреса ячейки из участка M памяти блока 9, в которой хранится значение текущего адреса считывания (ТАС), на адресный регистр 10 через элемент

И 29;

2) считывание значения ТАС и передача его с выхода блока 9 в индексный регистр 12 через элемент И 18;

3) перезгп <сь значения ТАС из индексного регистра 12 в адресный регистр 10 блока 9 с одновременной индексацией ТАС в индексном регистре 12 так же как осуществлялась индексация ТАЗ;

4) считывание числа из ячейки участка N памяти блока 9 с адресом, равным ТАС, и передача его в регистр сдвига 14 через элемент И 31, после чего это испо в последовательном коде выводится из регистра 14 через выход устройства в канал связи.

В качестве начального значения ТАС выбрaíû как и в случае ТАС, адрес m+1.

Во время вывода числа из регистра 14 устройство как описано выше осуществляет перезапись и щексированного значения ТАС в блок 9 и затем

1О

2Î

4О сравнивает его a операционном блоке 11 либо со значением адреса и, вводимым в блок 11 через элемент И 21 из программатора 4, либо со значением ТАЗ, записанным к началу момента вывода информации из участка К блока 9. Если в результате этого сравнения операционным блоком 11 будет установлено неравенство сравниваемых адресов, означающее, что ТАС в процессе индексации еще не достиг значения ТАЗ или и на управляющем выходе операционного блока ll появляется разрешающтй сигнал, отпирающий элемент И 19,и в адресный регистр 5 программатора с числового выхода программатора 4 вписывается адрес конца подпрограммы D, завершающей ся командой передачи управления по адресу, записанному в буферном регистре 15. Последняя осуществляется путем отпирания схемы совпадения 36, после чего устройство переходит к продолжению выполнения программы своей работы с того места, где было выполнено прерывание сигнала с выхода разряда хранения признака прерывания программатора 4.

Устройство продолжает работу до момента нового совпадения разрешающих сигналов на входах элемента И 33, гричем за это время число из регт стра сдвига 14 выводится в канал связи. Далее наступает повторное прерывание и выполнение всех сопровождающих его операций, описанных выше.

Если в очередном цикле выполнения подпрограммы D б, дет обнаружено равенство ТАС значению ТАЗ или гч ка управляющем выходе операционного олока 11 возникает запрешающий сигнал, запирающий элемент И 19. В результате осуществляется переход к очередной команде подпрограм::ai, D, в качестве которой записана команда гашения индикатора разрешения передачи 16, выполняемая путем подачи сигнала с командного выхода программатора 4 ка соответствующий вход этого индикатора. Индикатор 16 переходит в состояние, при котором ка его выходе устанавливается запрещающий сигнал, запирающий элемент И ЗЗ. При этом выполнение подпрограммы D заканчивается ть

1 устройство переходит к кормалькому режиму работы

Формула изобретения

Устройство лля сбора телеметрической информации, соцержащее коммутатор, первый вход которого соединен с выходом адресного регистра коммутатора, подключенного к первому входу первого элемента И и через второй элемент И к первому входу оперативного запоминающего блока, а выход коммутатора через третий элемент И соединен с гервым входом оперативного запоминающего блока„второй вход которого соецинен с выходом адресного регистра оперативного запоминающего био -a., генераторы импульсов, выход первого из которых подключен ко входу распределителя тактовых импульсов, а выход второго вЂ” ко второму

527727

14 входу коммутатора, выход которого подключен кс входу решающего блока, второй вход которого соединен с выходом оперативного запоминающего блока и через четвертый элемент И с первым входом оперативного запоминающего блока, а выход вЂ” со входом первого элемента И, первый вход операционного блока через пятый элемент И подключен к выходу оперативного запоминающего блока, первый выход операционного блока соединен с первым входом шестого элемента И, а второй щ выход через седьмой элемент И соединен с первым входом оперативного запоминающего блока, первый вход регистра сдвига подключен к выходу распределителя тактовых импульсов, второй вход через восьмой элемент И вЂ” к выходу оперативного у запоминающего блока, а выход вЂ” к выходу устройства, первый вход индексного регистра через девятый элемент И соединен с выходом оперативного запоминающего блока, а выход через десятый элемент И соединен со вторым входом адресного регистра оперативного запоминающего блока и через одиннадцатый элемент И с первым входом оперативного запоминающего блока, вход дешифратора единичного набора кода подключен к выходу индексного регистра, а выход через двенадца- р тый элемент И вЂ” ко второму входу индексного регистра, первый вход программатора подключен к выходу адресного регистра программатора, а другие входы вЂ” к выходам распределителя тактовых импульсов, выход программатора через тринадца- дО тый элемент И соединен со входом адресного регистра коммутатора, через четырнадцатый элемент И со вторым входом шестого элемента И, пятнадцатым элементом И и через шестнадцатый элемент И вЂ” со вторым входом адресного регистра оперативного запоминают.;его блока, а соответствующие командные выходы программатора подключены к первому входу адресного регистра пгограмматора, к третьему входу оперативного запоминающего блока, к третьему входу операционного блока и к другим входам всех элементов И, о т л и ч а ю щ е е с я тем. что, - целью расширения функциональных возможностей устройства, в него введены буферный регистр, индикатор разрешения передачи, группа элементов И и инвертор; объединенные выходы первого, шестого и пятнадцатого элементов И через семнадцатый элемент И подключены ко второму входу адресного регистра программатора и через восемнадцатый элемент И ко входу буферного регистра, выход которого через девятнадцатый элемент И сое.л еь с .рtòüèü входом адресного регистра программатора; вылод индикатора разрешения передачи подключен к пс1:вому входу двадцатого элемента И, второй в: оц которого соединен с выходом распределителя тактовых импульсов, третий вход вЂ” . "соответствую. щим выходом программатора, а выход двадцатого элемента И подключен к четвертому входу адресного регистра программатора, через восемнадцатый элемент И ко входу буферного регистра и через последовательно соединенные инвертор и семнадцатый элемент И ко второму входу адресного регистра программатора; вход индикатора разрешения передачи и второй вход девятнадцатого элемента И соединены с соответствующими командными в.,одами программатора.

527727 нал

7иг 1 л г Э

А 2 l Г

t г р вЂ” (= вЂ” э -ам / вЂ” з

n-y 1

Я. вЂ” э "-э (-з ! 2

4уиг. 2

Составителв Н. Лысснко

Техред О. Луговая

Редактор Л. Утехина

Корректор E. Скучка

Тираж 830

Заказ 728/43

Филиал ППП " Патент ", г. Ужгород, ул. Проектная, 4

Подписное

11П1414ПР1 Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб... д. 4/5