Усредняющее устройство с блокировкой для фазирования дискретной информации

Усредняющее устройство с блокировкой для фазирования дискретной информации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВК4ЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (и) 527833 (61) Дополнительное к авт. свид-ву (22) Заявлено24.06.74 (21) 2035877/09 с присоединением заявки № (51) М. Кл.оН 04 L 17/00

Государственный комитет

Совета Министров СССР по делам изооретений и открытий (23) Приоритет (43) Опубликовано05.09,76.Бюллетень № 33 (45) Дата опубликования описания 20.06.77 (53) УДК 621.394. .662 (088,8) А. И, Васильев, В. С, Савватеев и В. Д. Петровский (72) Авторы изобретения (71) Заявитель (54} УСРЕДНЯЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ

ДЛЯ ФАЗИРОВАНИЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к технике передачи дискретной информации и может использоваться в системах синхронизации приемников дискретной информации, в частности в устройствах фазирования по посылкам. 5

Известно усредняющее устройство с блокировкой для фазирования дискретной информации, содержашее многоразрядный реверсивный счетчик, один выход которого через триггер добавления подключен ко входу первого эль- 1О мента И, а второй выход реверсивного счетчика через триггер вычитания подключен к входу второго элемента И, причем к дополнительным входам элементов И подключены соответствуюшие входы реверсивного счет- 15 чика.

Однако такое устройство характеризуется сушественным. ухудшением точности установления синхронизма при появлении значительных искажений краев посылок. 20

С целью повышения помехоустойчивости устройства, промежуточный разряд вычитания реверсивногосчетчикасоединен с нулевым входом триггера добавления, а промежуточный разряд добавления реверсивного счетчика 25 соединен с нулевым входом триггера вычитания.

На чертеже прчведена структурная электрическая схема усредняюшего устройства с блокировкой для фазирования дискретной информации.

Устройство содержит многоразрядный реверсивный счетчик 1, один выход которого через триггер 2 добавления подключен ко входу первого элемента И 3, а второй выход реверсивного счетчика через триггер

4 вычитания подключен ко входу второго элемента И 5, причем к дополнительным входам элементов И 3 и 5 подключены соответствук шие входы реверсивного счетчика 1; промежуточный разряд вычитания реверсивного счетчика 1 соединен с нулевым входом триггера 2 добавления,а промежуточный разряд добавления реверсивного счетчика 1 соединен с нулевым входом триггера 4 вычитания.

Усредняюшее устройство с блокировкой для фазирования дискретной информации работает следуюшим образом.

При появлении импульса добавления на

527 833 первом выходе многоразрядного реверсивного счетчика 1 включается триггер 2 добавления, который открывает первый элемент И 3, и импульсы добавления непосредственно с первого входа устройства через первый элемент И 3 поступают на первый выход устройства. Выключение триггера 2 добавления и, следовательно, запирание первого элемента И 3 осуществляется частично усредненным сигналом вычитания, поступающим с промежуточного разряда вычитания реверсивного счетчика 1 на нулевой вход триггера 2 добавления.

Устройство аналогично работает в режиме вычитания импульсов,при этом используются второй выход реверсивного счетчика 1, триггер 4 вычитания, второй элемент И 5, второйвход и второй выход устройства, промежуточный разряд добавления реверсивного счетчика 1 и нулевой вход триггера 4 вычитания.

Формула изобретения

Усредняющее устройство с блокировкой для фазирования дискретной информации, содержащее многоразрядный реверсивный счетчик, один выход которого через триггер до— бавления подключен ко входу первого элемента И, а второй выход реверсивного счетчика через триггер вычитания подключен ко входу второго элемента И, причем к дополнительным входам. элементов И подключены соответствующие входы реверсивного счетчика, о т л и ч а ю щ е е с я тем., что, с целью повышения помехоустойчивости, промежуточный разряд вычитания реверсивного счетчика соединен с нулевым входом триггера добавления, а прмежуточный разряд добавления реверсивного счетрр чика соединен с нулевым входом триггера вычитания.

Составитель В, Матюшенко

Редактор Н. Скворцова Техред 3. Фанта Корректор Л. Веселовская

Заказ 862/38 Тираж 864 Подписное

ПНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4