Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

5286П

Союз Советских

Социалистических

Респуолик

k (61) Дополнительное к авт. свид-ву (22) -Заявлено 02.07.74 (21) 2040390/24 с присоединением заявки Хе (23) Приоритет

Опубликовано 15.09.76. Бюллетень No 34

Дата опубликования описания 12.10.76 (51) М. 1(л G 11С 27/00

Государственный комитет

Совета Министров СССР (53) УДК 681.327.66 (088,8) по делам нзооретений и открытий (72) Авторы изобретения

Ю. И. Родионов и В. П. Рудаков (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к аналоговой технике и может быть использовано для запоминания электрических напряжений.

Известно аналоговое запоминающее устройство, содержащее операционный усилитель, ключ, буферный повторитель напряжения, ко входу которого подключен запоминающий конденсатор, а выход через резистор соединен со входом операционного усилителя (1).

Наиболее близким по технической сущности к данному изобретению является аналоговое запоминающее устройство, содержащее буферный повторитель напряжения, вход которого соединен с одной из обкладок конденсатора компенсации ошибки и с одним из входов первого ключа, запоминающий конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, а другая соединена с другим входом первого ключа, второй и третий ключи (2).

Недостатком известных устройств является невысокая точность работы.

Цель изобретения — повышение точности устройства.

Это достигается тем, что в аналоговое запоминающее устройство введены сумматор, операционный усилигель и дополнительный буферный повторитель напряжения, вход которого соединен с другой обкладкой запоминающего конденсатора, а выход дополнительного буферного повторителя напряжения соединен с выходом устройства и через второ ключ — с инвертирующим входом операционного усилителя, неинвертирующий в. од кото5 рого соединен с выходом сумматора, один из входов которого соединен через третий ключ со входом устройства, второй вход сумматора соединен с выходом буферного повторителя напряжения, а выход первого ключа соединен

1о с выходом операционного усилителя.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит сумматор 1, выход ко15 торого соединен с неинвертирующим входом операционного усилителя 2. Инвертирующий вход операционного усилителя 2 через ключ 3 подключен к выходу дополнительного буферного повторителя напряжения 4. Выход опера20 ционного усилителя 2 подключен к выходу ключа 5, входы которого соединены со входами буферных повторителей напряжения 4 и 6.

Запоминающий конденсатор 7 подключен ко входу дополнительного буферного повторите25 ля напряжения 4. 1(онденсатор компенсации ошибки 8 подключен ко входу буферного повторителя напряжения 6, выход которого соединен с одним из входов сумматора 1, второй вход которого соединен через ключ 9 со вхозп дом устройства.

528613

G 11С 27/00, Устройство работает следующим образом, В режиме коррекции ключи 3, 5 и 9 устанавливаются в положение ас; при этом на один вход сумматора 1 и на инвертирующий вход операционного усилителя 2 подается нулевой потенциал, а контакты ас ключа 5 замыкают цепь отрицательной обратной связи, образованной буферным повторителем напряжения 6 и сумматором 1. Необходимую инверсию сигнала обеспечивает сумматор 1, На выходе буферного повторителя напряжения 6 устанавливается напряжение, равное и противоположное по знаку сумме ошибок сумматора 1 и операционного усилителя 2. Таким образом, на выходе буферного повторителя напряжения 6 выделяется напряжение смещения нуля всего запоминающего устройства.

В рабочем режиме ключи 3, 5 и 9 устанавливаются в положение ab. При этом вход буферного повторителя напряжения 6 изолирован и на его выходе при помощи конденсатора компенсации ошибки 8 сохраняется напряжение ошибки всего запоминающего устройства с противоположным знаком. Сумматор 1, операционный усилитель 2 и дополнительный буферный повторитель напряжения 4, включенный через ключ 3 в цепь отрицательной обратной связи операционного усилителя 2, образуют повторитель напряжения, точно повторяющий на выходе дополнительного буферного повторителя напряжения 4 все изменения входного напряжения.

При переходе контактов ключей 3, 5 и 9 в положение ас входное напряжение запоминается на выходе дополнительного буферного повторителя напряжения 4 при помощи запоминающего конденсатора 7, а устройство переходит в режим коррекции.

1О

15 ю

25 зо

Устройство обеспечивает повышение точности за счет введения глубокой отрицательной обратной связи и коррекции устройства перед каждым циклом запоминания.

Формула изобретения

Аналоговое запоминающее устройство, содержащее буферный повторитель напряжения, вход которого соединен с одной из обкладок конденсатора компенсации ошибки и с одним из входов первого ключа, запоминающий конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, а другая обкладка запоминающего конденсатора соединена с другим входом первого ключа, второй и третий ключи, отличающееся тем, что,с целью повышения точности устройства, в него введены сумматор, операционный усилитель и дополнительный буферный повторитель напряжения, вход которого соединен с другой обкладкой запоминающего конденсатора, а выход дополнительного буферного повторителя напряжения соединен с выходом устройства и через второй ключ — с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с выходом сумматора, один из входов которого соединен через третий ключ со входом устройства, второй вход сумматора соединен с выходом буферного повторителя напряжения, а выход первого ключа соединен с выходом операционного усилителя.

Источники информации, принятые во внимание при экспертизе:

1. Патент США М 3363113, кл. Н ОЗК, 09.01. 68.

2. Ав . св. No 187837, кл.

01.10.65.

528613! !

1 !

1

I Рык.

Составитель А. Воронин

Текред М. Семенов

Корректор Л. Брахнина

Редактор Н. Каменская

Типография, пр. Сапунова, 2

Заказ 2063)16 Изд. Л% 1609 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )К-35. Раушская иаб., д. 4 5