Распределитель импульсов

Распределитель импульсов

Иллюстрации

Показать все

Реферат

 

О Л И С А Н И Е (i<) 528703

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 09.07.74 (21) 2045223/21 с присоединением заявки № (23) Приоритет

Опубликовано 15.09.76. Бюллетень ¹ 34

Дата опублико»ания описания 06.09.76 (51) М Кл Н ОЗК 17/02

Гасударстееииый комитет

Совета 1йииистроз CCCf (53) УДК 621.374.32 (088.8) по делам изобретений и открытий (72) Авторы изобретения

P. Ж. Ержанов и Б. В. Шевкопляс

Московский институт электронной техники (71) Заявитель (54) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ

Изобретение относится к области автоматики и вычислительной техники.

Известен распределитель импульсов, выполненный на элементах И вЂ” ИЛИ вЂ” НЕ по кольцевой схеме. Недостатками такого распределения являются сложность схемы и низкая надежность (1).

Известен также распределитель импульсов, содержащий триггеры на элементах И вЂ” HE» каждом из и каналов, соединенных в кольцо, и шины двухтактного запуска (2). Недостатком такого распределителя является то, что он содержит потенциальные логические элементы И вЂ” ИЛИ вЂ” НЕ, которые по сложности схемы и количеству ее элементов превосходят логические элементы И вЂ” НЕ.

Цель изобретения — упрощение схемы распределителя импульсов.

Это достигается тем, что выход первого плеча каждого и-ro триггера соединен с одним из входов первого плеча всех последующих триггеров, кроме предшеству|ощего, причем шина первого такта запуска соединена со входами второго плеча всех четных, а шина второго такта запуска — со входами второго плеча всех нечетных триггеров.

На фиг. 1 представлена логическая схема предлагаемого распределителя импульсов на шесть выходов; на фиг, 2 — временная диаграмма работы распределителя импульсов.

Распределитель импульсов содержит выходные клеммы 1 — 6 и триггеры. выполненные на элементах И вЂ” НЕ 7 — 18. Элементы 7, 9, 11, 13, 15, 17 образуют первые плечи триггеров, 5 элементы 8, 10, 12, !4, 16, 18 — пх вторые плечи. Выходы элементов 7, 9, 11, 13, 15, 17 являются выходами распределителя импульсов.

Выход первого плеча каждого триггера соединен с одним из входов первого плеча следу1р ющего триггера, таким образом триггеры объединены в шестизвенное кольцо.

Входные клеммы 19 — 24 вторых плеч всех триггеров являются тактовыми входами распределителя. На входные клеммы 20, 22, 24

16 условно четных триггеров, соединенные шиной первой такта, подается прямая тактовая последовательность Т, а на входные клеммы 19, 21, 23 нечетных триггеров, соединенные шиной второго такта — инвертированная Т последо2() вательность входных тактовых импульсов

Элементы 25, 26 являются внсшнимп по огношению к схеме собственно распределителя импульсов и служат для его включения импульсом «Пуск», подаваемым на пусковой вход 27.

Схема распределителя импульсов работает следующим образом. До момента tp на вход пуска 27 подается сигнал логической «1», па выходы элементов 25, 26 и выход 1 распределителя — сигнал логического «О», на выход

528703

2 — сигнал логической «1». Логический «О» подается с выхода 1 íа входы элементов 9, 11, 13, 15, обеспечивая на выходах 6, 5, 4 и 3 сигналы логических «1». В момент cp HB пусковой вход 27 подается сигнал логического «О», и элементы 25, 26 персстают участвовать в работе распределителя.

Логические сигналы на выходах 1 — 6 с момента то до т1 не изменяются, так как триггер на элементах 17, 18, находясь в устойчивом состоянии (Т=«!», «О» — на выходе элемента

18 и «1» на выходе элемента 17), обеспечивает логическую «1» на выходе 2. На выходе 1 сохраняется логический «О», так как íа все входы элемента 7 поступают сигналы логпческпх «1», В момент т па тактовый вход 24 поступает логический «О». На выходе элемента 18 устанавливается логическая «1». На все входы элемента 17 поступают сигналы логических «1», на выходе 2 устанавливается логический «О», который подается на входы элементов 7, 9, 11, 13, переводя выход 1 в состояние логической

«1» и поддерживая логическую «1» на выходах 4 — 6 распределителя. С момента т1 до т это состояние сохраняется. В момент т на тактовый вход 23 поступает логический «О», На выходе элемента 16 устанавливается логическая «1». На все входы элемента 15 поступают сигналы логических «1». На выходе 3 схемы устанавливается логический «О», который подается на входы элементов 17, 7, 9, 11, переводя выход 2 в состояние логической «1» и поддерживая логическую «1» ца выходах 1, б, 5 распределителя. С момента т до тз это остояние сохраняется.

В момент тз логический «О» устанавливается на выходе 4 схемы. С момента хр до т4 на выходе 4 — логический «О», на выходах 1, 2, 3, 5, 6 — логическая «!». С момента т, до т; на выходе 5 — логический «О;,, на выходах 1, 2, 3, 4, 6 — логическая «1». С момента т; до т„на выходе 6 — логический «О», на выходах

1 — 5 — логическая «1». В момент т6 завершается первый цикл работы схемы (сигнал логического «О» вновь появляется на выходе 1), 5 в момент Ty — второй цикл, в момент т третий и т. д.

Схема допускает несовпадение во времени положительных и отрицательных фронтов импульсов тактовых последовательностей Т и Т !

О до величины, равной утроенному значению времени задержки распространения сигнала через логический элемент.

Предлагаемый распределитель целесообразно применять только в четырех, шести и восьмпразрядных устройствах, так как при выполнении распределителя па число разрядоз больше восьми резко возрастают аппаратурные затраты.

Формула изобретения

Распределитель импульсов, содержащий триггеры на элементах И вЂ” НЕ в каждом из и каналов, соединенных в кольцо, и шины двухктного запуска o T ë и ч а «о щ H и c тем что с целью упрощения схемы распределителя, выход первого плеча каждого и-го триггера соединен с одним из входов первого плеча всех последующих триггеров, кроме предшествующего, причем шина первого такта запуска сое,::лена со входами второго плеча всех четных, а шина второго такта запуска — со входами второго плеча всех нечетных триггеров.

Источники информации, принятые во внимание при экспертизе изобретения:

1. Н. Н. Букреев и др. Микроэлектронные схемы цифровых устройств, М., «Советское ра40 д о», 1973 г., стр, 228, рис. 6. 23.

Лвт. св. № 354585, кл. Н ОЗК 23/24, 08.12.69 г. (прототип).

Пуск

8>ix 1

Яых 2

Вь/х 3

Вьи. 4Вих б

Вьи. б п т г 4 44а 77

Фиг. Г

Составитель Лемуткин

Техред E. Подурушина

Редактор Н. Каменская

Корректор Л. Брахнина

Типография, пр. Сапунова, 2

Заказ 1967/13 Изд. ¹ 1588 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д. 4,5