Вычислительное устройство в системе счисления остаточных классов

Вычислительное устройство в системе счисления остаточных классов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 5294;57 (61) Дополнительное к авт. свид-ву (22) Заявлено 07.04.75 (21) 2121952/24 (51) М, Кл. с присоединением заявки №

G 06 F 15/00

Государственнь и номнтет

Совета Министров СССР по делан изооретвний и открь тнй (23) Приоритет (43) Опубликовано25.09,76.Бюллетень № 35 (45) Дата опубликования описания 03.12.76 (53) УДК 681.325 (088. 8) (72) Автор изобретения

Л.Й. Елфимова (71) Заявитель Ордена Ленина институт кибернетики АН Украинской ССР (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО В СИСТЕМЕ

СЧИСЛЕНИЯ ОСТАТОЧНЫХ КЛАССОВ

Изобретение относится к области цифровой вычислительной техники и может применяться при создании надежных специализированных ЦВМ, работающих в системе счисления остаточных классов (ССОК).

Известны вычислительные устройства в

ССОК для выполнения операций, необходимых для решения специализированных задач вычислительной техники, содержащие арифметический блок модульных операций, ариф- 1() метический блок немодульных операций, запоминающий блок и блок управления, в которых для выполнения операций определения аддитивного переполнения арифметический блок немодульных операций содержит 15 блок определения истинного ранга числа, представляющего собой схему преобразователя кода из ССОК в позиционную систему счисления, блок определения расчетного ранга числа и схему сравнения истинного и 20 расчетного рангов числа (1).

Однако в подобных устройствах выполнение операции определения аддитивного переполнения очень сложно, что приводит к значителыым аппаратурным затратам, необхо- 25 димости введения схем контроля этой спев рации. Это, в свою очередь, значительно снижает производительность и надежность вычислительной машины, работающей в ССОК.

Известные устройства для получения истинного ранга числа, использующие алгоритм преобразования числа из ССОК в позиционную систему счисления (полиадический код), способствуют более рациональной организации работы вычислительного устройства, однако требуют больших аппаратурных затрат для своей реализации.

Использование в вычислительном устройстве избыточных кодов, где в качестве избыточной информации взят не ранг, а четность ранга числа, позволяет несколько сократить аппаратурные и временные затраты при реализации устройств выполнения операции определения аддитивного переполнения(2), Наиболее близким по технической сущности к изобретению является вычислительное устройство, содержащее оперативный запоминающий блок, вход и выход которого соединены соответственно с выходом входного адресного регистра и входом выходного чис— ти введения специальных схем контроля этой операции, так как из-за своей сложной реализации даже малый процент операций аддитивного переполнения может резко понизить надежность работы вычислительного устройства.

Кроме того, в данном вычислительном устройстве при решении определенного класса задач, где процентный состав операций гб определения аддитивного переполнения невысох, наблюдается неэффективное использование аппаратуры получения истинной четности числа.

Цель изобретения — сократить аппара- 30 турные затраты.

Это достигается тем, что предлагаемое устройство содержит элемент И и группу элементов И-ИЛИ, а каждая ячейка оперативного запоминающего блока и выходной 35 числовой регистр содержат по одному дополнительному разряду, причем выход дополнительного разряда выходного числовогО регистра соединен с первым входом элемента И, второй вход которого соединен со 4О вторым выходом блока управления, а выходс третьим входом блока сравнения, первый и второй входы группы элементов И-ИЛИ соединены соответственно со вторым выходом арифметического блока модульных опе- © раций и третьим выходом блока управления а выход — со входом входного адресного ресложения, Предлагаемое вычислительное устройство работает следующим образом.

В режиме выполнения операций сложения и определения аддитивного переполнения слагаемые А и Ь выбираются из оперативного запомияаницего блока 2 по соответствуюгцим адресам, поступающим из блока управления 10 через группу элементов И-ИЛИ,пового регистра, арифметический блок мо— дульных операций, вход которого соединен с первым выходом выходного числового регистра, а первый выход — с первым входом блока сравнения, блок управления, вход и первый выход которого соединены с выходом и вторым входом блока сравнения (3).

В этом устройстве, операция определения аддитивного гереполнения реализована согласно алгоритму, использующему в качестве избыточной информации четяость числа.

Основные недостатки известного устройства заключаются в больших аппаратурных затратах на реализацию алгоритма получения истинной четности числа, необходимосгистра.

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Устройство содержит входной адресный регистр 1, оперативный запоминающий бпон (ОЗБ) 2, обеспечивающий хранение числовой информацииу каждая ячейка которого содержит по одному дополнительному разряду

3 для хранения кодов истинных четностей всех чисел, принадлежащих f О, Р1, где P = р, Р2 ... Р и — Величина, Определяю—

1> 2 щая рабочий диапазон чисел, представленных остатками по основанию p < . При этом адресом кода четности числа, представ.

„тенного в диапазоне Р, является само число в ССОК, Gc7атки которого задаются р двоичной системе счисления.

Следовательно, в ОЗБ должно обеспечиваться условие оу- > 2 г гг, где — количес "во ячеек ОЗУ, Гй — количество разрядов двоичного представления числа в р ггпу- 1

ССОК, удовлетворяющее условию 2 (P с 2

В устройство входят выходной числовой регистр 4-, последний разряд 5 которого предназначен дпя хранения кода истинной четкости считанного из ОЗБ числа, элемеггт И Б, арифметич,= кий блок 7 модупьньух операций пред;:.:= ;--„ ÷eííûé дпя выполнения модупьгпьгх операций (сложение, вычитание, умножение), блок 8 сравнения истинной и расчетпuf; .:. яостей и спа, формирующий

oигяач переполнения, группа элементов И- ИЛИ В и блок управления 1 О.

Блоки устройства соединены следующим образом, Вход и выход оперативного заломинающего блока 2 соединены соответствеяно с выходом входного адресного регистра

1 и входом выходного числового регистра

4, выход дополнительного разряда 5 которого соединен =. первым входогл элемента

И 6; второй вход элемента И 6 соединен со вторым выходом блока управления 10, а выход — с третьим входом блока сравнения 8, ;вход арифметического блока могтгпьяых операций 7 соединен с первым выход м выходного числового регистра 4, а первый выход — c первым входом блока сравнения 8, выход и второй вход которого

ooenènåíû соответственно со входом и первым выходом блока управления 10; первый и второй входу,у группы элементов И-ИЛИ

9 соединены соответственно со вторым выходом арифметического блока модульных операций 7 и третьим выходом блока управления 10, а выход — со входом входного адресного регистра 1.

Предлагаемое устройство позволяет выполнять сложение, вычитание, умножение, опредепеяие аддитивного переполнения, округление, расширение. Операция определения аддитивного переполнения частично совмещается во времени с выполнением огерации

529457

9 во входной адресный регистр 1. Считанная из ОЗБ 2 информация записывается в выходной числовой регистр 4, который обеспечивает запись информационных сигналов с предварительной установкой в "0 . Выходные сигналы всех разрядов числового регистра 4, кроме дополнительного разряда

5, подшотся на вход арифметического блока модульных операций 7, где происходит сложение исходных чисел и одновременно определяется значение расчетной четности результата сложения. Код расчетной четности суммы записывается в блок сравнения 8, представляющий собой триггер со счетным входом. Для определения значении истинчой четности результата сложения чисел А и 5,,код этого результата при» нимается из арифметического блока модульных операций 7 на входной адресный регистр 1 через группу элементов И-ИЛИ 9 и служит адресом ячейки, в дополнительном разряде 3 которой хранится истинная четность этого результата. Считанная из

ОЗБ 2 информация поступает в выходной .числовой код истинной четности результата операции. Информация из дополнительного разряда 5 передается через элемент И

6 в блок сравнении 8, который формирует сигнал переполнения через диапазон P,,п ступающий в блок управления 10.

Таким образом, предлагаемое устройст- во упрощает выполнение операции определе ния аддитивного переполнения, реализация которой не требует специальной аппаратуры для получения истинной четности результата операции и устройства контроля, благодаря чему сокращаются аппаратурные затраты вычислительного устройства.

Формула изоб ретения

Вычислительное устройство в системе

16

25 счисления остаточных классов, содержащее оперативный запоминающий блок, вход и выход которого соединены соответственно с выходом входного адресного регистра и входом выходного числового регистра, арифметический блок модульных операций, вход ко» торого соединен с первым выходом выходного числового регистра, а первый выход — с первым входом блока сравнения, блок управления, вход и первый выход которого соедиНены с выходом и вторым входом блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратурных затрат, оно содержит элемент И и группу элементов И-ИЛИ, а каждая ячейка оперативного запоминающего блока и выходной чисйовой регистр содержит по одному дополнительному разряду, причем выход дополнительsoro разряда выходного числового регистра соединен с первым входом элемента И, второй вход которого соединен со вторым выходом блока управления,а выход — с третьим входом блока сравнения, первый и второй входы группы элементов И-ИЛИ соединены соответственно со вторым выходом арифметического блока модульных операций и третьим выходом блока управления, а выход— со входом входного адресного регистра.

Источники информации, принятые во внимание при экспертизе:

1. Акушский И. Я., Юдицкий Д. И. Машинная арифметика в остаточных классах.

М., "Советское радио", 1968, с. 78-82, 35-37, 282-285.

2. Вышинский B. А. Еще раз о ранге в

ССОК. "Автоматика", ¹ 1, 1971.

3. Вышинский Б. А. Аддитивное переполнение в ССОК. "Кибернетика", ¹ 3, 1971 (прототип).

529457

Составитель И. Хазова

Техред М. Левицкая КорректорЛ. Бор@нская

Редактор О. Стенина

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 5321/90 Тираж 864 Подписное

LIHHHIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5