Устройство для решения логических задач

Устройство для решения логических задач

Иллюстрации

Показать все

Реферат

 

пи@те

САН ИЕ

ОП И

Союз Советских

Социалистических

Республик (11) 531 160

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву— (22) Заявлено 08.12,74 (21) 2082703/24 с присоединением заявки № (23) Приоритет(43) Опубликована 05.10.76.Бюллетень № 37 (45) Дата опубликования описания 14.02.77 (51) N. Кл."506 F 15/32

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325.5 (088.8) С. Д, Альтшуль, Г, И. Гильман, В, Г, Лазарев, Г, И, Мясникова и

Г. В. Рог (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЛОГИЧЕСКИХ

ЗАДАЧ

Изобретение относится к вычислительной технике и может быть использовано для решения логических задач в системах управления.

Известно устройство для реализации 5 сложных функций алгебры логики t 1). Зто устройство содержит блок постоянной памяти, формирователь адреса ячейки блока постоянной памяти, соответствующей заданной комбинации входных переменных, логичес- 10 кие элементы и блок вывода считанной информации, представленной в виде требуемой комбинации выходных переменных.

В рассматриваемом устройстве модуль 15 постоянной памяти емкостью 256 слов позволяет реализовать любую функцию от восьми переменных, Использовать такое устройство в системах управления технологическими процессами практически не пред- 20 ставляется возможным, так как алгоритм управления процессами даже средней сложности требует решения нескольких сот функций, каждая из которых зависит от одного до 15 переменных, причем общее число 25 входных переменных также достигает несколько сотен.

Реализуя такую систему функшп1 с помощью данного устройства, не=бходпмо иметь несколько cDT модулей постоянной памяти, каждый из которых содержит до

32 тысяч одноразрядных слов.

Из известных устройств наиболее близкил по технической сущности к изобретению является устройство f 2j1, содержащее блок управления, выход которого соединен с управляющими входами коммутатора групп входных переменных, блока постоянной памяти, распределителя выходных переменных и блока памяти промежуточных результатов вычислений, элементы И, ИЛИ и geшифратор; первый вход коммутатора групп входных переменных и первый выход распределителя выходных переменных соединены соответственно со входом и выходол устройства.

Это устройство позволяет последовательно вычислять значения логических функций, каждая из которых зависит.от входных переменных. При этом устройство

53

3 вычисляет значения функции с пятью переменными (а,,..., а ), одна из которых— результат предыдущей операции.

Применение групповой обработки информации в устройстве позволяет сократить программу вычисления по сравнению с индивидуальной (по=-битовой) обработкой двух» позиционных сигналов, однако этот выигрыш существенно зависит от вида вичисляемых логических функций, iTo является недостат колл указанного устройства.

Так, например, вычисление функции осуществляется за одну команду,в то время каК для вычисления функции

Г = О 1 Д О 1 3 + Ol 9 CX! + Q 5 и > (Й) требуется четыре команды, Белью изобретения является сокращение оборудования устройства, Поставленная цель достигается тем, что в устройстве выход коммутатора групп входных переменных через дешифратор подключен к первылл входам элементов И, вторые входы которых соединены с выходом блока постоянной памяти, выходы элементов И через элемент ИЛИ подключены ко входу распределителя выходных переменных, .второй выход которого через блок памяти громежуточнъ х результатов вычислений соединен со вторым входом коммутатора групп входных переменных.

Зто позволяет вычислять любую логическую функцию от выбранной группы переменных за одну команду, в связи с чем эконс мится объем памяти программ, В блоке постоянной памяти устройства записываются не команды программь, вычисления, а заранее вычисленные значения логической функции при всех возможных наборах входных переменных, составляющих гр,/ пп у 6

Известно, что любая логическая функция от П переменных определяется своими значениями на каждом из 2 наборов входП ных переменных, Поэтому для вычисления одной сколь угодно сложной функции, например, 4-х переменных достаточно записать в 16-ти разрядном слове памяти 16 значений выходной функции, каждое из которых соответствует одному набору входных пере менных, и иметь возможность выбора од1160 ного из записанных значений в зависимости от поданного входного набора.

Таким образом, решение заданной системы булевых функций может быть сведено

Ь к выполнению последовательности однотипных операций над группами из нескольких переменных, причем каждая операция состоит из выбора слова памяти, в котором записаны значения вычисляемой функции от

3© всех групп входных аргументов этой функции и выбора одного из разрядов этого слова в соответствии со значением входных переменных в группе.

На чертеже представлена схема устройства.

Оно содержит коммутатор 1 групп вход ных переменных, дешифратор 2, элементы

И 3 — Зп, блок 4 постоянной памяти, элемент ИЛИ 5, распределитель 6 выходных переменных, блок 7 памяти промежуточных результатов вычислений, блок 8 управления, вход 9 и выход 10 устройства, Блок 8 управления формирует коды адресов, поступающие на входы коммутатора

И

1 распределителя 6 и блоков 4 и 7, В со-ответствии с указанным адресом на выходе коммутатора 1 формируется группа из и двоичных переменных. Указанная группа как 2" -разрядный двоичный код поступает

ЭО на вход дешифратора 2, выход которого подключен ко входам элементов И, на вто- рые входы элементов И подается код слова из блока 4, где хранится значение булевых функций, С помощью элементов И и

ИЛИ осуществляется выбор одного из двух

ЭЬ разрядов кода слова памяти. Значение этого разряда через распределитель 6 выходных переменных (двухпозиционных сигналов) подается либо на выход 10 устройства, ли бо в блок 7 памяти промежуточных резуль49 татов вычислений, представляющии собои набор из триггеров, Выходы триггеров блока 7 подключены ко входу коммутатора 1 групп входных переменных таким образом, что промежу45 точные результаты могут быть использованы наравне с двухпозиционными сигналами, по даваемыми на вход 9 устройства.

Например, для вычисления за одну команду функции F заданной либо выраже59 нием (2), либо таблицей, в одном 16-ти разрядном слове памяти записывается код, приведенный в столбце F таблицы, 531160 а, а

О

О

О

Формула изобретения

Устройство для решения логических задач, содержащее блок управления, выход которого соединен с управляющими входамн коммутатора групп входных переменных, блока постояннои Памяти, распределителя выходных переменных и блока памяти про межуточных результатов вычислений, элементы И, ИЛИ и дешйфратор, первый вход коммутатора групп входных переменных и первый выход распределителя выходных переменных соединены соответственно со входом и выходом устройства, о т л ич а ю щ е е с я тем, что, с целью сокращения оборудования, в нем выход коммутатора групп входных переменных через дешифратор подключен к первым входам элементов И, вторые входы которых соединены с выходом блока постоянной памяти, выходы элементов И через элемент ИЛИ подключены ко входу распределителя выход-. ных переменных, второй выход которого через блок памяти промежуточных результатов вычислений соединен со вторым входом коммутатора групп входных переменных.

Источники информации, принятые во вни-. мание при экспертизе:

i,. Ье п пце Joel С. " The иве af rea.d. ои g в1о ац е madu.les ta per)arm complex

V (одic junctions. proceeding s IEEE international СотприХег group Conferen.ce.

Мlйshingtan. D. С. 1970, р. 307-313.

2. Авт, св. СССР № 189629 М.кл.

G 06 У 15/00, 29.09.65.

531160

Составитель А. Жеренов

Редактор Н. Вирко Техред О. Луговая Корректор Н. Бугакова

Заказ 5370/150 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4