Устройство для защиты от неправильного чередования фаз питающей сети

Устройство для защиты от неправильного чередования фаз питающей сети

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (I I1 532l47

Союз Советскии

Социалистических

Республик

t г(61) Дополнительное к авт. свид-ву (22) Заявлено 24.10.74 (21) 2071676/07 с присоединением заявки No (23) Приоритет

Опубликовано 15.10.76. Бюллетень Ме 38

| 1

Дата опубликования описания 02.12.76 (51) М. Кл. - Н 02Н 3/26

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 621.316.925 (088.8) (72) Авторы изобретения

Я. Е. Воробьев, С. К. Гришин и В. И. Стрелков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ OT HEIIPABHJIbHOI О

ЧЕРЕДОВАНИЯ ФАЗ ПИТАЮЩЕЙ СЕТИ

Предлагаемое изобретение относится к области электротехники и может быть применено при защите трехфазных двигателей и других потребителей от неправильного чередования фаз или от обрыва одной из фаз.

Известно устройство и схема защиты от неправильного чередования фаз, в котором для определения правильности подачи трехфазного питания на потребитель к фазам Л, Б ц

В подключены три электрические цепочки, соединенные между собой звездой, две из этих цепочек образованы активными сопротивлениями, а третья — последовательно соединенным конденсатором и активным сопротивлением. К общей точке этих трех цепей подключена обмотка исполнительного реле переменного тока, второй конец которой подсоединен к нейтральному проводу (1).

Недостатками данного устройства являются необходимость жесткого подбора элементов звезды, использование только для трехфазных линий с нулевым проводом, появление тока, протекающего через обмотку реле при неправильном чередовании фаз из-за старения элементов или из-за температурного ухода их параметров, что приводит к снижению надежности, срабатыванию исполнительного реле при обрыве одной из фаз.

Известно также устройство, в котором в трехфазной линии один из линейных проводов является общим и между ним и двумя другимп проводами подключены две электрические

U0IIoLIIiII, ОДн j H3 IIeIIQ 4eI< 06P33) 10T QB)TMII 3Kтивными сопротивлениями, включенными последовательно, а другую — активным сопротивлением и конденсатором (2).

Недостатками данного устройства являются необходимость тщательного подбора элементов; при старении элементов появляется ток, что требует термокомпенсаций, а в противном случае может привести к ложному срабатыванию устройства.

Наиболее близким техническим решением является устройство для защиты от неправильности чередования фаз питающей сети, содержащее блок определения двух близколежащих фаз, подключенный к источнику питания, триггеру-пнвсртору и исполнительному реле, причем блок определения имеет два стабплитрона. аноды которых соединены между собой и подключены к одной из фаз сети, а катоды подсоединены к двум дp)гпм фазам сети через резисторы и непосредственно к баЗам тран3пстОрОв, 1 Оллекторы тран3истОрОВ через резисторы соединены с плюсом источника, эмпттеры — с общей точкой анодов стабплптрона (3).

Недостаток данного устройства заключается в том, что схема его требует подбора определенных жестких сочеганий параметров ре5

3 зисторов или конденсаторов. При работе в затрудненных климатических условиях параметры резисторов и конденсаторов могут изменяться на значительную величину, что требует введения термокомпенсации пли влечет за собой отказы в работе схемы, С целью повышения надежности схемы защиты между катодом стабилитрона и базой одного из транзисторов включен конденсатор, а коллекторы обоих транзисторов последовательно соединены с блоком логического суммирования, триггером-инвертором и исполнительным реле.

На фиг. 1 приведена принципиальная электрическая схема предлагаемого устройства; на фиг. 2 — временные диаграммы работы схемы при правильном чередовании фаз; на фиг. 3 — временные диаграммы работы схемы при неправильном чередовании фаз.

Устройство для защиты (фиг. 1) состоит из блока 1 определения двух близлежащих фаз и блока 2 логического суммирования, триггераинвертора 3 и исполнительного реле 4, блока

5 питания.

Блок 1 определения двух близлежащих фаз содержит два стабилитрона 6 ii 7, аноды которых соединены между собой и подключены к одной из фаз питающей сети, например к фазе B.

Катоды каждого из стабплитропов подключены в свою очередь к базам транзисторов

8 и 9 и через гасящие резисторы 10 и 11 — к двум другим фазам через стабилитрон 6 и резистор 10 к фазе А, стабилитроп 7 через резистор 11 — к фазе Б. Причем катод стабилитрона 6 соединен с базой транзистора 8 через конденсатор 12, Кроме того, коллекторы и базы транзисторов 8 и 9 соединены с плюсом источника питания через резисторы 13, 14, 15 и 16. Эмиттеры транзисторов соединены с общей точкой анодов стабилитронов 6 и 7. Коллекторы обоих транзисторов 8 и 9 последовательно соединены с блоком 2 логического су»мирования триггером-инвертором 3 и исполнительным реле 4.

Блок 5 питания состоит из диода 17, стабилитрона 18, конденсатора 19 и резистора 16.

Анод диода 17 соединен с одной из фаз сети (например с фазой Б).

Устройство работает следующим образом.

B исходном положении за счет поданного на базы транзисторов 8 и 9 (фиг. 1) через резисторы 13 и 15 постоянного напряжения транзисторы открыты и на вход блока 2 логического суммирования с их коллекторов поступают логические «О». На выходе этого блока находится логическая «1», а триггер-инвертор 3 не вырабатывает постоянного напряжения.

Геле 4 отключено. На потребитель напряжения не подается, при этом контакт 20 разомкнут.

При поступлении положительной полуволны фазы А происходит ее ограничение на стабилитроне 6 до напряжения стабилизации.

На конденсатор 12 поступает напряжение (Л (фиг. 2, 3).

В момент действия положитель1ой полуволны транзистор 8 остается открьпы;i, па входе блока 2 70Fического c) xiмиро11ап1;я находится

«0». При отрицательной полуволне стабилитрон 6 открывается, а конденсатор 12, разряжаясь через него, запирает транзистор 8. На вход блока 2 логического суммирования поступает «1». После разряда конденсатора 12 транзистор 8 вновь открывается. На коллекторе транзистора 8 и входе блока 2 логического суммирования — логический «О» до следующего цикла. Временные диаграммы напряжений HB базе транзистора 8 11 HFI IiO 1 etiT011 транзистора 8 (U ) приведены Fra фиг. 2. Переменное напряжение фазы Б поступает па блок 1 определения двух близлежащих фаз (фиг. 1), посредством стабилитрона 7 и транзистора 9 ограничивается и преобразуется в

IIvIIy. ibcHyio форму (фиг. 2, (Л).

Импульсы с коллектора транзистора 9 (фиг. 2, (4) поступают на блок 2 логического суммирования сдвинутыми относительно фазы

Б на 180 .

Если чередование фаз правильное, т. е. фаза Б (UI;II ) опережает фазу А (U«п) на !20, то на оба входа блока 2 лоп1ческого суммирования одновременно поступают логические

«1» (фиг. 2, U», U>), при этом напряжсние с выхода логического блока 2 (фиг. 2, Ut;) и инвертора 21 (фиг. 2, U>) обесгечивает опрокидывание триггера-инвертора 3, который вырабатывает постоянное напряженис (фиг. 2, ЬЦ, подаваемое на исполнительное рсле 4. Последнее срабатывает и своими контактами подключает потребитель к сети.

11ри неправильном чередовании фаз (фиг.

3) фаза Б отстает от фазы А. Логические единицы на вход блока 2 логического суммирования (фиг. 2, U3 и U„) поступают не одновременно. напряжспис па в1.1ходе триггера-инвертора (U>) равно нулю, и исполнительное реле

4 отключает потребитель.

Формула изобретения

Устройство для защиты от неправильного чередования фаз питающей сети, состоящее из блока определения двух близлежащих фаз, 1 одключенпого к источнику питания, триггеру-инвертору и исполнительному реле, причем блок определения содержит два стабилитрона, аноды которых соединены между собой и подключены к одной из фаз сети, а катоды подсоединены к двум другим фазам сети через резисторы и непосредственно к базам транзисторов, коллекторы транзисторов через резисторы соединены с плюсом источн1.ка, эмиттеры — с общей точкой анодог стабил ITронов, отличающееся те:;i, что, с цел и повышения надежности защиты, между катодом стабилитрона и базой одного из транзисторов включен конденсатор, а коллекторы обоих транзисторов последовательно соединены с блоком логического суммирования, триггером-инвертором и исполнительным реле.

Источники, принятые во внимание при экспертизе:

532147

1. Патент США № 2724.782, кл. 307 — 127, 1953.

2. Патент США № 3218485, кл. 307 — 127, 1962.

3. Патент США № 3431467, кл. 317 — 47, 1966 (прототип) .

532147 (1

1 1

Составитель Г. Дамская

Техред Л. 1(очемирова

Редактор Т. Янова

Корректор Л. Ьрахнина

Заказ 2145/8 Изд, ¹ 1683 Тираж 882 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, УК-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2