Устройство для управления передачей информации

Устройство для управления передачей информации

Иллюстрации

Показать все

Реферат

 

к<:всеозню 1 ютись;0.. 1(д, кцсблнотвиа Vi5A

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц 53557Î

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 02.09.74 (21) 2056822/24 с присоединением заявки №

ГосУдаРственный комитет (23) 11риоритет

Совета Министров СССР по делам изобретений 0публиковапо 15.11.76. Бюллетень № 42 (51) М. Кл.- "G 06F 3/04 (53) УДК 681,326(088.8) и открытий

Дата опубликования описания 30.11.76 (72) Авторы изобретения

В. А. Скрипко, В. И. Серов, М. В. Пирожок и Л. Е. Софинский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ПЕРЕДАЧЕЙ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных.

Известно устройство для кодирования дискретной информации, содержащее сдвигающий регистр в виде ячеек памяти, элементы «И», «ИЛИ», триггеры, тактирующий блок. В этом устройстве дискретная информация, попадающая на вход сдвигающего регистра, разделяется на два потока — прямой и инверсный, задерживается, текущее значение сравнивается с предшествующим на элементах «И» и, если они одного знака (либо «О», либо «1»), в канал связи передается кодовая посылка (1).

Это устройство с ограниченным быстродействием конструктивно выполнено сложно, так как для передачи одного разряда предусмотрены сдвигающий регистр на триггерах в виде восьми ячеек памяти, в котором информация продвигается от первой до восьмой ячейки, тактирующий блок с двумя последовательностями импульсов, который синхронизируется входящим потоком дискретной информаций, элемент «ИЛИ», два элемента «И», три триггера. Известно также устройство, содержащее преобразователи аналог †к, формирователи адресов, регистры, линию задержки, блок сокращения избыточности, блок переключения каналов, триггеры и синхронизатор (2). Адаптивное оослуживание в этом устройстве осущсствляется путем сокращения избыточности информации при нспосредственной передаче данных двух групп параметров и достигается тем, что параметры второй группы передают5 ся, когда отсутствуют сущсственпые отсчеты в первой группе параметров, т. е. когда по первой группе параметров передавать нечего. Таким образом, анализ информации осуществляется только в первой группе данных, Дап10 ные второй группы не анализируются и передаются поочередно в порядке номеров каналов. Haиболее близким техническим решением к изобретению является устройство для управпередачей информации, содержащее

15 коммутатор каналов, соединенный со входами устройства, блок памяти, первую группу элементов «И», вторую группу элементов «И» и регистр кода, соединенный с выходом устройства (3). Это устройство обеспечивает адап20 тивное информационное обслуживание; однако не имеет достаточно высокого быстродействия, что ограничивает elo llpII I! IIII, » сложно.

Целью изобретения является повышение быстродейстзия устройства для управления псре25 дачей информации. В описываемом устройстве это достигается тем, что в него введены блок квантования, усилитель, блок измерения, коммутатор, элемент «ИЛИ» и группа элементов

«ИЛИ», причем первая группа выходов блока

5О квантования соединена с измерительными

535570

05 входами коммутатора, вход блока квантования соединен с выходом коммутатора каналов, измерительный выход коммутатора через усилитель подключен ко входу блока измерения, вторая группа выходов блока квантования подключена к управляющим входам коммутатора и к первым входам элементов «И» первой группы, вторые входы которых объединены и соединены через элемент «ИЛИ» с выходами элементов «И» второй группы и квантующим выходом коммутатора, а выходы элементов «И» первой группы подключены к первой группе входов регистра кода, входы и выходы олока памяти соединены соответственно с записывающими выходами и считывающими входами коммутатора, выходы блока измерений соединены с первыми входами элементов

«И» второй группы и информационными входами коммутатора, информационные выходы которого через элементы «ИЛИ» группы соединены со вторыми входами элементов «И» второй группы, выходы которых соединены со второй группой входов регистра кода.

ha чертеже приведена блок-схема описываемого устройства.

Оно содержит коммутатор 1 каналов, блок 2 квантования, блок 3 памяти, группы элементов «И» 4, 5, регистр 6 кода, группу элементов «ИЛИ» i, элемент «ИЛИ» 8, блок 9 измерения, усилитель 10, коммутатор 11; блок 2 квантования содержит схему сравнения 12, элемент «ИЛИ» 13, элементы «НЕ» 14.

Допустим, что при первом измерении величина достигла определенного уровня, соответствующего одному из выходов схемы сравнения 12. Тогда сигнал присутствует на этом выходе и выходах, соответствующих более низкому уровню. Он проходит на входы коммутатора 11 и на входы элементов «НЕ» 14, соответствующих этим выходам. Одновременно с выбранного выхода сигнал проходит через элемент «ИЛИ» 13 на вход запрета элемента

«НЕ» 14, соответствующего выходу более низкого уровня. Поэтому управляющий сигнал появляется только на одном выходе блока 2 и поступает на соответствующие входы группы элементов «И» 4 и коммутатора 11. Разность сигнала, превышающая уровень соответствующего выхода схемы сравнения 12 (но не достигшая более высокого уровня), поступает в усилитель 10, где пропорционально усиливается и подается в блок измерения 9 для вторичного измерения. Сигнал с выхода блока 9 проходит через коммутатор 11 и записывается в соответствующем разряде блока 3. Кроме того, он поступает и на вход соответствующего элемента «И» 5, Ho TBK как Все элементы 5 закрыты, то дальше он не проходит. Элементы

«И» 5 закрыты, так как это первые измерения, и в блоке 3 никакая информация не записана, поэтому с соответствующих выходов коммутатора 11 сигнал не поступает.

Допустим, что при втором измерении сигнал вновь появляется на том же выходе блока 2.

4

Тогда в коммутаторе 11 происходят те же переключения и сигнал с его выхода через усилитель 10 проходит в блок измерения 9. Но так как на соответствующий выход при первом измерении уже поступил сигнал, то при втором измерении этого же параметра этот сигнал блоком 3 выдается на коммутатор ll, откуда он поступает на управляющие входы соответствующих элементов «И» 5 и открывает их. Поэтому, если сигналы появляются на других выходах блока 9, то они передаются в канал связи, а сигнал с выхода, по которому проводилось предыдущее измерение, не передается в канал связи.

Предположим, что сигнал появляется на выходе блока измерения 9, по которому не проводилось измерение. Он записывается в соответствующем разряде блока 3, а через соответствующий открытый элемент «И» 5 он поступает на определенный считывающий вход регистра 6 и считывает младшие разряды кода, а также проходит на соответствующий вход группы элементов «И» 4. И так как на другой вход соответствующего элемента группы элементов «И» 4 тоже поступает сигнал с выхода блока 2, то на определенный считывающий вход регистра 6 поступает сигнал и считывает старшие разряды кода. В канал связи подается код, соответствующий определенному выходу блока 2 и определенному выходу блока 9.

Допустим, что при третьем измерении одного и того же параметра сигнал достигает более высокого уровня выхода схемы сравнения

12. Тогда он проходит на входы коммутатора

11 и на входы запрета соответствующих элементов «НЕ» 14. Поэтому управляющий сигнал появляется только на одном выходе блока 2 и проходит на соответствующий вход группы элементов «И» 4 и на соответствующий управляющий вход коммутатора 11 и переключает его. Так как уровень сигнала переходит на более высокий уровень (выход) блока 2, то любой уровень сигнала в блоке 9 считается существенной выборкой и подлежит передаче в канал связи. Поэтому открываются все элементы «И» 5, и сигнал с выхода элемента «ИЛИ» 8 поступает на вход группы элементов «И» 4, а с соответствующего блока 2— на соответствующий вход этой группы элементов «И» 4. Из регистра 6 считываются старшие разряды кода, соответствующие определенному уровню блока 2.

Таким образом, описываемое устройство имеет большое быстродействие и более надежно работает, его функциональные связи упрощены, так как отсутствуют регистры в логическом узле, сумматор, а блок памяти имеет в два раза меньше запоминающих элементов.

Сравнительный анализ показывает, что быстродействие должно увеличиваться не меньше чем в пять раз, так как измерение, анализ информации и выдача решения осуществляются за три такта.

535570

Формула изобретения

Составитель T. Арешев

Текред М. Семенов

Корректор Л. Орлова

Редактор Л. Тюрина

Заказ 2!A5/13 Изд. № 1755 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Устройство для управления передачей информации, содержащее коммутатор каналов, соединенный со входами устройства, блок памяти, первую группу элементов «И», вторую группу элементов «И» и регистр кода, соединенный с выходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блок квантования, усилитель, блок измерения, коммутатор, элемент «ИЛИ» и группа элементов

ИЛИ, причем первая группа выходов блока квантования соединена с измерительными входами коммутатора, вход блока квантования соединен с выходом коммутатора каналов, измерительный выход коммутатора через усилитель подключен ко входу блока измерения, вторая группа выходов блока квантования подключена к управляющим входам коммутатора и к первым входам элементов «И» первой группы, вторые входы которых объединены и соединены через эломент «ИЛИ» с выходами элементов «И» второй группы с квантующим выходом коммутатора, а выходы элементов «И» первой группы подключены к пер5 вой группе входов регистра кода, входы и выходы блока памяти соединены соответственно с записывающими выходами и считывающими входами коммутатора, выходы блока измерений соединены с первыми входами элементов

10 «И» второй группы и информационными входами коммутатора, информационные выходы которого через элементы «ИЛИ» группы соединены со вторыми входами элементов «И» второй группы, выходы которых соединены со

15 второй группой входов регистра кода.

Источники информации, принятые во внимание при экспертизе:

1. Патент Великобритании № 1330962, кл.

G 4 G, 1973.

20 2. Авторское свидетельство СССР № 327595, М. Кл. Н ОЗК 13/00, 1970.

3. Авторское свидетельство СССР № 315288, М. Кл 2 Н ОЗК 13/00, 1970.