Устройство для автоматического измерения характеристик дискретного канала

Устройство для автоматического измерения характеристик дискретного канала

Иллюстрации

Показать все

Реферат

 

А

О П-И-O" -"АН И Е

ИЗОБРЕТЕН ИЯ п) 535743

Союз Советских,Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 22.04.74 (21) 2018118/09 с присоединением заявки № (23) Приоритет

Опубликовано 15.11.76, Бюллетень № 42

Дата опубликования описания 16.11.7б (51) М. Кл.з Н 04В 3/46

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.391.833 (088.8) (72) Авторы изобретения

О. С. Когновицкий H В. В. Гнилицкий

Ленинградский электротехнический институт связи им. проф

М. А, Бонч-Бруевича (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО ИЗМЕРЕНИЯ

ХАРАКТЕРИСТИК ДИСКРЕТНОГО КАНАЛА

Изобретение относится к технике связи и может использоваться в аппаратуре передачи данных.

Известно устройство для автоматического измерения характеристик дискретного канала, содержащее на входе основную и дополнительную схемы сравнения, причем к входу основной схемы сравнения подключен основной регистр сдвига с первым сумматором в цепи обратной связи, выходы разрядов основного регистра сдвига подключены к входам соответствующих схем совпадения через сумматоры, к Вторым входам которых и к входам дешифратора подключены выходы соответствующих разрядов дополнительного регистра, в цепи обратной связи которого включен второй сумматор, выход последнего через дополнительную схему сравнения и выход дешифраора непосредственно подключены к входу счетчика, а к его другому входу подключен выход дополнительной схемы сравнения через первый инвертор, а также элемент ИЛИ с вторым инвертором па выходе.

Однако известное устройство пе обеспечивает необходимой достоверности измерений характеристик дискретного канала.

С целью повышения достоверности измерения в предлагаемое устройство введены две дополнительные схемы совпадения и динамический триггер, при этом выход счетчика подключен к одному из входов первой дополнительной схемы совпадения, к другому входу которой подключены выходы сумматоров через элемент ИЛИ, а выход первой дополни5 тельной схемы совпадения подключен через схемы совпадения к входам установки первых т разрядов дополнительного регистра сдвига (где т — число разрядов основного регистра сдвига) и непосредственно к входу запуска

1о динамического триггера, к входу сброса которого подключен выход второго инвертора, а выход динамического триггера подключен к цепи тактовых импульсов основного регистра сдвига, кроме того, выходы счетчика и вто15 рого инвертора через вторую дополнительную схему совпадения подключены к цепи сброса дополнитсльного регистра сдвига.

На чертеже приведена структурная электрическая схема устройства.

2д Устройство для автоматического измерения характеристик дискретного канала содержит на входе основную и дополнительную схемы сравнения 1 и 2, причем к входу основной схемы сравнения 1 подключен основной регистр

25 3 сдвига с первым сумматором 4 в цепи обратной связи, выходы разрядов основного регистра 3 подключены к входам соответствующих схем совпадения 5 — 9 через сумматоры

10 — 14, к вторым входам которых и к вхо30 дам дешифратора 15 подключены выходы со535743

65 ответствующих разрядов дополнительного регистра сдвига 16, в цепи обратной связи последнего включен второй сумматор 17, а е о выход через дополнительную схему сравнения 2 и выход дешифратора 15 непосредственно подключены к входу счетчика 18, к другому входу которого подключен выход дополнительной схемы сравнения 2 через первый инвертор 19, а также элемент ИЛИ 20 с вторым инвертором 21 на выходе, две дополнительные схемы совпадения 22, 23 и динамический триггер 24, при этом выход счетчика

18 подключен к одному из входов первой дополнительной схемы совпадения 22, к другому входу которой подключены выходы сумматоров 10 — 14 через элемент ИЛИ 20, а выход первой дополнительной схемы совпадения 22 подключен через схемы совпадения 5 — 9 к входам установки первых т разрядов дополнительного регистра сдвига 16 (где m — число разрядов основного регистра сдвига 3) и непосредственно к входу запуска динамического триггера 24, к входу сброса которого подключен выход второго инвертора 21, а выход динамического триггера 24 подключен к цепи тактовых импульсов основного регистра сдвига 3, кроме того, выходы счетчика 18 и второго инвертора 21 через вторую дополнительную схему совпадения 23 подключены к цепи сброса дополнительного регистра сдвига 16.

Устройство работает следующим образом.

Двоичная последовательность с выхода дискретного канала поступает на вход схемы сравнения 1, на второй вход которой через сумматор 4 поступает эталонная последовательность, формируемая регистром сдвига 3.

Если ошибки в двоичной последовательности отсутствуют, то последняя с выхода схемы сравнения 1 продвигается по разрядам регистра сдвига 16, сигналы с третьего и

m-ro разрядов которого поступают на входы сумматора 17 и с его выхода — на вход дополнительной схемы сравнения 2.

Так как последовательности, поступающие на входы схемы сравнения 2, совпадают по виду и фазе, то на ее выходе имеется нулевой сигнал, который далее поступает на вход счетчика 18 через инвертор 19. При заполнении счетчика 18 сигнал с его выхода поступает одновременно на входы дополнительных схем совпадения 22 и 23. Если последовательности, поступающие на входы схемы сравнения 2, не совпадают по фазе, то и на входы сумматоров 10 — 14 поступают участки последовательностей, не совпадающих по фазе, вследствие чего на выходе хотя бы одного из сумматоров 10 — 14 появляется единичный сигнал, который через элемент ИЛИ 20 поступает одновременно на входы инвертора 21 и схемы совпадения 22.

Таким образом, в момент срабатывания счетчика 18 на выходе схемы совпадения 22 появляется импульс, поступающий затем на первые входы схем совпадения 5 — 9, следо5

40 вательно результат поэлементного сложения последовательностей с выхода сумматоров

10 — 14 через схемы совпадения 5 — 9 поступает на входы установки первых т разрядов регистра сдвига 16.

Автоматическое устранение сбоя фазы по циклу производится динамическим триггером

24, запускаемым выходным сигналом схемы совпадения 22, при этом на выходе триггера

24 формируется последовательность тактовых импульсов, частота которых превышает частоту следования входной последовательности. При совпадении состояний разрядов регистров сдвига 3 и 16 в сумматорах 10 — 14 складываются одинаковые участки последовательностей, а на их выходах формируются нулевые сигналы. Элемент ИЛИ 20 не срабатывает, а на выходе инвертора 21 появляется импульс, останавливающий триггер 24. Регистр сдвига 16 формирует эталонную последовательность, совпадающую по фазе с испытательной.

Таким образом, после появления сигнала на выходе схемы совпадения 22 автоматически устраняется расхождение фаз по циклу.

Для предотвращения ложного сбоя фазы по циклу используется дешифратор 15, сигнал с выхода которого устанавливает в исходное состояние счетчик 18.

Последовательность с ошибками, поступающая на вход схемы сравнения 1, заполняет регистр сдвига 16. Если последовательность имеет вид ошибок, группирующихся в пачки, то на выходе схемы сравнения 2 появляются единичные сигналы, которые каждый раз устанавливают счетчик 18 в исходное состояние, а следовательно, ложной коррекции фазы не происходит. Если последовательность имеет вид одиночных ошибок, то счетчик 18 устанавливается в исходное состояние импульсами, поступающими с выхода дешифратора 15, Формула изобретения

Устройство для автоматического измерения характеристик дискретного канала, содержащее на входе основную и дополнительную схемы сравнения, причем к входу основной схемы сравнения подключен основной регистр сдвига с первым сумматором в цепи обратной связи, выходы разрядов основного регистра сдвига подключены к входам соответствующих схем совпадения через сумматоры, к вторым входам которых и к входам дешифратора подключены выходы соответствующих разрядов дополнительного регистра сдвига, в цепи обратной связи которого включен второй сумматор, выход которого через дополнительную схему сравнения, и выход дешифратора непосредственно подключены к входу счетчика, к другому входу которого подключен выход дополнительной схемы сравнения через первый инвертор, а также элемент ИЛИ с вторым инвертором íà выхо535743

Составитель Г. Теплова

Техред М. Семенов

Корректор И. Лук

Редактор Т. Янова

Заказ 2360/13 Изд. № 1750 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб,, д, 4/5

Типография, пр. Сапунова, 2 де, отл ич а ющееся тем, что, с целью повышения достоверности измерения, введены две дополнительные схемы совпадения и динамический триггер, при этом выход счетчика подключен и одному из входов первой дополнительной схемы совпадения, к другому входу которой подключены выходы сумматоров через э; емепт ИЛИ, а выход первой дополнительной схемы совпадения подключен через схемы совпадения к входам установки первых т разрядов дополнительного регистра сдвига (где m — число разрядов основного регистра сдвига) и непосредственно к входу запуска динамического триггера, к входу сброса которого подключен выход второго ин5 вертора, а выход динамического триггера подключен к цепи тактовых импульсов основного регистра сдвига, кроме того, выходы счетчика и второго инвертора через вторую дополнительную схему совпадения подключены

10 к цепи сброса дополнительного регистра сдвига.