Устройство для вычисления экспоненциальной функции

Устройство для вычисления экспоненциальной функции

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистимеских

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН M$I

К АВТОРСКОМУ СВИ ИТВДЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 17.07.73 (21) 1946487/24 с присоединением заявки №(23) Приоритет— (43) Опубликовано 05.12.76Бюллетень ¹45 (45) Дата опубликования описания 30.03.77 (») 538366 (51) М. Кл.е

5 06 & 15/20

Государственный комитет

Соввта Министров СССР оо делам изобретений и открытий

Д) УДК 681.14 (088.8) (72) Авторы изобретения

А. Л. Рейхенберг и P. Я. Шевченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭКСПОНЕНЦИАЛЬНОЙ

ФУНК11ИИ

Изобретение относится к области цифро вой вычислительной техники и может быть использовано при аппаратном вычислении элементарных функций, в частности в специализированных UBM работающих в двоичной системе счисления с фиксированной за пятой .

Известны устройства для вычисления экспоненциальной функции„содержащие счетчик, соединенный со схемами запрета и 10 схему сборки.

Недостатком этих устройств является низкое быстродействие fll.

Наиболее близким техническим решением к данному изобретению является устройство !5 для вычисления экспоненциальной функции, содержащее блок управления, выходы которого соединены с управляющими входами накопительных и сдвигающего регистров и входом блока памяти. Выходы накопитель- 20 ных регистров соединены со входами однора зрядных сумматоров-вычитателей, выходы которых соединены со входами накопительных регистров. Выход одного накопительного регистра соединен со входом бло- 25 ка определения знака псевдочастного, выход которого соединен с управляющим входом одного из одноразрядных сумматороввычитателей D3.

Недостатком известного устройства является большое время выполнения операции вычисления функции, небольшой интервал изменения аргумента и неоднородность структуры устройства.

Целью изобретения является повышение быстродействия, точности вычисления на всем интервале изменения аргумента.

С этой целью в предложенном устройстве введены блок повторения итерации, блок сброса, блок анализа сходимости, вентили, одни входы которых соединены с выходом блока определейия знака псевдочаст ного, другие входы которых соединены с выходами блока памяти, а выходы вентилей соединены со входом одноразрядного сумматора-вычитателя. Вход блока анализа сходимости соединен с выходом соответст вующего накопительного регистра, а выход - со входом блока сброса, выход которого соединен с одним входом блока

538366 управления, другие вход и выход которого соединены с блоком повторения инерций. ,На чертеже представлена структурная схема устройства для вычисления экспоненциальной фрикции. 5

Устройство содержит два одноразрядных умматора-вычитателя 1 и 2 комбинационного типа, два накопительных регистра 3 и 4-, блок односторонней памяти 5, вентили 6 и 7, сдвигающий регистр 8, блок определения знака псевдочастного 9, вьполненный в виде триггера с логической схемой, блок анализа сходимости 10, выполненный в виде цифровой схемы сравнения, блок управления 11, блок сброса 12 и блок повторения итераций 13. Выходы блока односторонней памяти 5, выполненного с поразрядной выборкой двух констант

Еп (1 + 2 ) и EO(1 - 2 ) одновременно, соединены через вентили 6 и 7 со входом одноразрядного сумматора- вычитателя 1. Вентиль 6 выполнен в виде логического элемента "И", вентиль 7 — в виде логического элемента И с инвертированием одного входного сигнала. Блок управления 11 состоит из генератора тактовых (сдви1 ающих) импульсов, двух счетчиков, дешифратора, логических схем и формирователя импульсов. Входом уст30 ройства является вход накопительного регистра 3, выходом — выход накопительного регистра 4.

Устройство работает следующим образом. 35

В начальном состоянии в регистр 3 заносится значение аргумента, а в регистр

4 — - единица.. В любой итерации блок управления выдает серию тактовых импульсов для продвижения содержания регистров 40

3 и 4 и сдвига содержания регистра 8, По знаку содержимого регистра 3 в блоке

9 вырабатывается очередное значение цифры псевдочастного (+1 или — 1), которое используется в следующей итерации. В 45 зависимости от его значения на сумматорвычитатель 1 проходит либо значение.константы Р (1 + 2 ), ибо Р П (1 — 2").

Значение цифры псевдочастного, поступая на управляющий вход сумматора-вычи- 50 тателя 2, определяет режим суммирования-вычитания очередного значения приближения функции с его сдвинутым значением на разрядов вправо. Результат очередного действия поразрядно заносит- 55 ся с выходов одноразрядных сумматороввычитателей на входы накопительных регистров младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды накопительных регистров и прод- 9) вигаются к началу накопительных регистров. Так как система базисных функций, хранящихся в блоке односторонней памяти

5, не удовлетворяет условиям сходимости (исправляемости итераций), то необходимо и достаточно повторять по два раза

3, 5 и 7 итерации, чтобы избежать появления зон несходимости на всем интервале изменения аргументов. Это требует значительно меньше времени, чем повторение roc два раза всех итераций. Блок 13 повторения 3, 5 > и 7 итераций не изменяет номер следующих за этими итераций, В повторяемой итерации участвует предыдущая константа (с учетом новой цифры псевдочастного).

После выполнения и + 1 итераций, где — число разрядов, в накопительном регистре

4 содержится значение искомой функции.

Однако для подавляющего большинства значений аргумента процесс сходится на итерации, номер которой меньше и . При этом в накопительном регистре 3 содержимое равно нулю, и блок анализа сходимости

10 выдает сигнал сброса, который запоминается в блоке сброса 12. По этому сигналу блок управления 11 прекращает подачу тактовых импульсов на следующей итерации и процесс вычисления функции заканчивается, Для практически требуемой точности максимальное время вычисления экспоненциальной функции равно Т Il + 8 и тактов. формула изобретения

Устройство для вычисления экспоненциальной функции, содержащее блок управления, выходы которого соединены с управляющими входами накопительных и сдвигающего регистров и входом блока односторонней памяти, выходы накопительных регистров соединены со входами одноразрядных сумматоров-вычитателей, выходы которых соединены со входами накопительных регистров, выход одного накопительного регистра соединен со входом блока определения знака псевдочастного, выход которого соединен с управляющим входом одного из однора зрядных сумматоро в-вычитателей, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы и быстродействия устройства, в него введены блок поьторения итераций, блок сброса, блок анали« за сходимости, вентили, одни входы которых соединены с выходом блока определения знака псевдочастного, другие входы которых соединены с выходами блока односторонней памяти, а выходы вентилей соединены со входом одноразрядного сумматора538366

10 вычитателя; причем вход олока анализа сходимости соединен с выходом соответствующего накопительного регистра, а выходсо входом блока сброса, выход которого соединен с одним входом блока управления, другие вход и выход которого соединены с блоком повторения итераций.

Источники информации, принятые во внимание при экспертизе:

1. Устройство для вычисления функции авторское свидетельство СССР ¹ 369565, кл. С06 F 7/38.

2. Лапыгин E. Д. Аппаратурные методы ускорения вычисления некоторых элементарных функций. Вопросы радиоэлектроники. Серия УП. вып. 7, 1964 r., стр. 1012.

Составитель А. Воронина

Реактор Л, Утехина Техред О. Луговая Корректор И. Гоксич

Заказ 5721/29 Тираж 864 Подписное

БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4