Устройство для регистрации информации

Устройство для регистрации информации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<и1 540273

Сыз Советских

Социалистических

Республик (61) Дополнительное к авт. свпд-ву (22) Заявлено 02.06.75 (21) 2139662/24 с присоединением заявки М (51) М. Кл.- G 07С 1/00 (53) УДК 656.259.1.02. .501,2-52 (088.8) Опубликовано 25.12.76. Бюллетень М 47

Дата опубликования описания 02.02.77 по делан изобретений и открытий (72) Авторы изобретения

М. С. Фишгоп, Г. А. Сенилов, М. А. Кисляков и И. Б. Иванов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ

:"осУдаРственный KQMHTBT (23) Г1риоритет

Совета Министров СССР

Изобретение относится к телемеханике и может найти применение в устройствах для регистрации информации о прохождении контрольных пунктов.

Известны устройства для регистрации и нформации, содержащие регистры, элементы

ИЛИ, И, шифратор, блок контроля, генератор тактовых импульсов, микропрограммные блоки, буферный регистр и блок контроля (1).

В этом устройстве регистрируется экономическая информация, для чего требуется высокая достоверность. Это приводит к значительному усложнению схемы.

Известны также устройства для регистрации информации о прохождении контрольных пунктов рабочими и служащими, содержащие датчики и нформации, блок выявления информации, первый выход которого подключен к входу буферного запоминающего блока, один из выходов которого соединен с первым входом блока регистрации информации, коммутатор (2).

Недостатком этого устройства является низкая помехоустойчивость, что обусловлено отсутствием автоматического контроля устройства при работе.

Цель изобретения — увеличение быстродействия и помехоустойчивости устройства.

Поставленная цель достигается тем, что в устройство введены распределители, блоки памяти, формирователь кодов запроса и подтверждения, блок контроля и блок сравнения, первый вход которого соединен с другим выходом буферного запоминающего блока, второй вход — со вторым выходом блока выявления информации, выходы датчиков информации подключены к первым входам распределителей и входам блоков памяти, выходы последних соединены с соответствующими вхо1о дами коммутатора, кроме двух последних, которые соединены соответственно с выходами блока регистрации информации и формирователя кодов запроса и подтверждения, выходы коммутатора, кроме двух последних, соединены со вторыми входами распределителей, первые выходы которых подключены к входам соответствующих датчиков информации, вторые выходы распределителей объединены между собой и подключены к входу блока выявления

2О информации, последние два выхода коммутатора соединены с первыми входами блока контроля и формирователя кодов запроса и подтверждения соответственно, выход блока сравнения соединен со вторыми входами бло25 ка регистрации информации, блока контроля и формирователя кодов запроса и подтверждения.

На чертеже изображена структурная схема предлагаемого устройства.

ЗО Устройство содержит датчики информации

540273

35 ао

3

1l — 1,,распределители 2l — 2, блоки памяти

3 — 3„, коммутатор 4, формирователь кодов запроса и подтверждения 5, блок выявления информации 6, блок контроля 7, блок регистрации информации 8, буферный запоминающий блок 9, блок сравнения 10.

При появлении информации в каком-то датчике 11 — 1„в соответствующем блоке памяти

31 — 3 запоминается признак наличия информации, и с выхода формирователя 5 поступает сигнал на коммутатор 4. Коммутатор последовательно осуществляет опрос поступающих сигналов. При наличии признака информации на соответствующей временной позиции коммутатор останавливается и дает сигнал на вход формирователя 5, который выдает код запроса через коммутатор 4 на вход одного из распределителей 21 — 2 сигналов в соответствии с временной позицией коммутатора, После получения кода запроса этот распределитель выдает в параллельном коде информацию от соответствующего датчика 11 — 1 на блок 6 выявления информации, с выхода которого информация по сигналу стробирующето импульса, формиру емого в блоке 6, поступает на вход буферного запоминающего блока 9. Затем распределитель сигналов выдает на блок

6 обратный код информации. В блоке 6 по сигналу стробирующего импульса этот код выдается на блок 10 сравнения. Одновременно на блок 10 поступает прямой код информации с буферного запоминающего блока 9. Блок 10 сравения производит одновременно по всем двоичным разрядам сравнение прямого и обратного кодов, и, если результат положителен, выдает сигнал «Верно» на формирователь кодов запроса и подтверждения 5 и блок 8 регистрации информации. Блок 8 начинает регистрировать информацию на перфоленте, а формирователь 5 выдает через коммутатор 4 код подтверждения на соответствующий распределитель 2l — 2 . Происходит стирание информации в датчике 1, информация с которого регистрируется. Если результат сравнения в блоке 10 от рицателен, то с блока 10 на формирователь 5 поступает сигнал «Неверно». В этом случае формирователь 5 снова формирует код запроса и происходит повторная выдача информации в прямом и обратном кодах.

После окончания регистрации информации с ленточного перфоратора на коммутатор 4 поступает сигнал окончания, регистрации, и коммутатор переходит на следующую позицию

«Неверно» с блока 10 сравнения, а также замеряет длительности временных позиций коммутатора 4. Если число повторений передач информации прп приеме последовательно определепного числа блоков информации превышает установленный предел, или если время передачи и регистрации одного блока информации превышает верхнюю границу этого времени, то блок 7 контроля сигнализирует об отказе устройства.

Наличие в предложенном устройстве блоков

31 — 3 памяти, соединенных с датчиками 1 —

1„информации и коммутатором 4, обеспечивает остановку коммутатора на временной позиции только при наличии информации для регистрации от соответствующего источника информации, что позволяет повысить скорость регистрации информации, Наличие блока 10 сравнения, соединенного с буферным запоминающим блоком 9 и распределителями 2l — 2 сигналов через блок 6 выявления информации, дает возможность передавать каждый блок информации сначала прямым кодом, а затем обратным. В блоке 10 эти коды поразрядно сравниваются, что позволяет обнаружить ошибку в каждом разряде и контролировать исправность линии связи, так как по каждой линии связи всегда передается последовательно «О» и «1» (прямой и обратный коды) или «1» и «О». Использование об ратного кода очень удобно, так как для его формирования не требуется отдельной схемы, он может сниматься, например, со вторых плеч триггеров, где записана информация (распределители 2l — 2„) .

Наличие формирователя кодов запроса и подтверждения 5, соединенного с блоками 4 (коммутатор) и 10 (блок сравнения), дает возможность исправлять ошибки в тракте передачи информации от блоков 21 — 2„(распределители сигналов) до буферного запоминающего блока 9 путем дублирования передач с решающей обратной связью. Использование решающей обратной связи делает устройство адаптивными к уровню помех |и повышает его помехоустойчивость, а также скорость передачи информации.

Наличие блока 7 контроля исправности, соединенного с коммутатором 4 и блоком 10 сравнения, позволило автоматически контролироьать исправность устройства при работе.

Формула изобоетения

Устройство для регистрации информации, содержащее датчики информации, блок выявления пнфо рмации, первый выход которого подключен к входу буферного запоминающего блока, один из выходов которого соединен с первым входом блока регистрации информации, коммутатор, отличающееся тем, что, с целью увеличения быстродействия и помехоустойчивости устройства, в него введены распределители, блоки памяти, формирователь кодов запроса и подтверждения, блок контроля и блок сравнения, первый вход которого соединен с другим выходом буферного запоминающего блока, второй вход — co вторым выходом блока выявления информации, выходы датчиков информации подключены к первым входам |распределителей и входам блоков памяти, выходы последних соединены с соответствующими входами коммутатора, к|роме двух последних, которые соединены соответственно с выходами блока регистрации ин. формации и формирователя кодов запроса и подтверждения, выходы коммутатора, кроме двух последних, соединены со вторыми входа540273

Составитель Н. Лысенко

Техред Е. Петрова

Редактор Г. Киселева

Кор ректор А. Гал ахова

Заказ 3017/8 Изд, Ме 371 Тираж 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ми,распределителей, первые выходы которых подключены к входам соответствующих датчиков информации, вторые выходы распределителей объединены. между собой и подключены к входу блока выявления информации, последние два выхода коммутатора соединены с первыми входами блока контроля и формирователя кодов запроса и подтверждения соответственно, выход блока сравнения соединен со вторыми входами блока регистрации информации, блока контроля и формирователя кодов запроса и подтверждения.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР, Мз 326568, М. Кл. G 06С 3/00.

2. Авторское свидетельство СССР, Мо 288442, М. Кл. G 07С 9/00 (прототип).