Циклическое запоминающее устройство

Циклическое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (0 54И99

Союз Советских

Социалистических

Реснублик

1 ! i (61) Дополнительное к авт. свид-ву (22) Заявлено 14.02.75 (21) 2104706/24 с присоединением заявки № (23) Приоритет

Опубликовано 30.12.76, Бюллетень .% 48

Дата опубликования описания 05.01.77 (51) Ч. Кл. - G 11С 21 00

Государственный комитет

Совета Министров СССР ло лелем изобретений и открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

К. С. Войцехович, В. Н. Петров и П. А. Литвин (71) Заявитель (54) ЦИКЛИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может использоваться в специализированных вычислii Tñëÿõ радионавигационных приемоппдпкаторов в качестве оперативного запоминающего устройства циклического типа.

Известны циклические запоминающие устройства на магнитострикционных линиях задержки, регистрах и других элементах задержки.

Первое из известных запоминающих устройств представляет собой сложное технологически и дорогостоящее устройство. При этом устройство не обеспечивает требования по быстродействию, предъявляемые к современным вычислительным устройствам.

Наиболее близким из известных к предлагаемому по технической сущности является циклическое запоминающее устройство, содержащее сумматор, выход которого через формирователь подключен к входу записи первого регистра, выходы которого через формирователи сдвигающих импульсов подсоединены к входам устройства соответственно, второй регистр и информационную шину.

Значительная сложность такого запоминаюгцего устройства вызвана использованием двух сумматоров, адресного устройства, двух формирователей и четырех формирователей сдвнгающих импульсов.

Целью изобретения является повышение быстродействия устройства.

Это достигается тем, что в предлагаемое устройство включен элемент ИЛИ, выход ко5 торого соединен с одним из входов сумматора, другой вход сумматора подключен к информационной шине, выходы регистров соединены с входами элемента ИЛИ соответственно, вход записи второго регистра соед|шен

10 с выходом формирователя, а входы сдвига второго регистра подключены к выходам формирователей сдвигающих импульсов соответственно.

На чертеже изображена функциональная

15 схема предлагаемого устройства.

Устройство содержит сумматор 1, выход которого подключен через формирователь 2 к входам регистров 3 и 4. Первый формирователь сдвигающих импульсов (ФСИ) 5 под20 ключен к входу Ф1 регистра 3 и к входу Ф2 регистра 4. ФСИ 6 подключен к входу Ф2 регистра 3 и к входу Ф1 регистра 4. Выходы обоих регистров через элемент ИЛИ 7 соединены с входом сумматора, второй вход кото25 рого подключен к информационной шине.

Работа устройства заключается в следующем.

Входная информация в виде двоичного числа по информационной шине поступает на

30 вход сумматора 1 и суммируется с числом, 541199

Составитель А. Воронин

Техрсд Е. Петрова

Редактор Е. Караулова

Корректор 3. Тарасова

Заказ 2932/9 Изд. № 1909 Тирах< 723 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская аб., д. 4/5

Типография, пр. Сапунога, z задержанным на первом и втором регистрах

3, 4. Число с выхода сумматора 1 подается через формирователь 2 на входы первого и второго регистров 3, 4 одновременно. На первом и втором ФСИ 5, 6 формируются две серии сдвигающих импульсов с частотой, в два раза меньшей частоты входной информации, поступающей по информационной шине, сдвинутые между собой на интервал, равный дискрету входной инф ор м ации.

Поскольку на первый вход сдвига Ф1 первого регистра 3 и второго регистра 4 подаются разные последовательности сдвигающих импульсов, сдвинутые между собой на дискрет, то при сдвиге какого-либо разряда числа в одном регистре следующий разряд будет сдвигаться в другом регистре. Таким образом, в одном регистре подвигаются четные разряды числа, в другом — нечетные. Задержанные числа с регистров 3, 4 формируются путем стробирования, складываются на элементе ИЛИ 7 и поступают на вход сумматора.

Эффективность изобретения заключается в повышении быстродействия устройства в два раза по сравнению с предельным быстродействием МОП-регистров, увеличении надежности устройства за счет сокращения объема оборудования.

Предлагаемый прием построения циклического запоминающего устройства может быть использован для повышения быстродейств я устройства более чем в два раза за счет

5 включения параллельно не двух, а большего числа регистров и формирования соответствующего количества серий сдвигающих импульсов.

10 Формула изобретения

Циклическое запоминающее устройство, содержащее сумматор, выход которого через формирователь подключен к входу записи

15 первого регистра, выходы которого через формирователи сдвигающпх импульсов подсоединены к входам устройства соответственно, второй регистр и информационную шину, отличающееся тем, что, с целью повы20 шепия быстродействия устройства, в него введен элемент ИЛИ, выход которого соединен с одним из входов сумматора, другой вход сумматора подключен к информационной шине, выходы регистров соединены с

25 входами элемента ИЛИ соответственно, вход записи второго регистра соединен с выходом формирователя, а входы сдвига второго регистра подключены к выходам формирователей сдвигающих импульсов соответственно.