Способ контроля качества интегральных монолитных схем

Способ контроля качества интегральных монолитных схем

Иллюстрации

Показать все

Реферат

 

ОП ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11)542151 (61) Дополнительное к авт. свид-ву (22) Заявлено 10.12.74 (21) 2085988!25 с присоединением заявки _#_ (23) Приоритет (43) Опубликовано 05.01 77. Бюллетень Хе 1 (45) Дата опубликования описания 26.04.77 (5}) M. Кл.

6 01 R 31/ 26

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК

62! 38 (088.8) (72) Авторы изобретения

А. В, Голомедов, Л. П. Домнин, А. Н. Пиорунский. А. П. Удовик и Д. П. Федоров (71) Заявитель (54) СПОСОБ КОНТРОЛЯ КАЧЕСТВА ИНТЕГРАЛЬНЫХ

МОНОЛИТНЪ|Х СХЕМ качества по формуле: g- ) К=

10 1 (8 4) (й1 (Изобретение относится к области производства полупроводниковых приборов, в частности интегральных монолитных схем (ИМС), и предназначено для контроля качества ИМС в процессе их изготовления на кристалле.

Известен способ контроля качества HMC (1) в процессе их изготовления на кристалле, предусматривающий отбраковочные испытания в соответствии в запасами по устойчивости к воздействию тепловых, электрических и механических нагрузок.

Недостатками известного способа являются высокая трудоемкость и длительность контроля.

Известен способ контроля качества ИМС (2) в процессе их изготовления на кристалле путем измерения тока через р — n — переход, а также общего тока через этот переход для нахождения m — параметра, Этот способ позволяет определить качество непосредственно р — и — перехода, а не всей ИМС.

Целью изобретения является повышение достоверности контроля.

Поставленная цель достигается тем, что на кристалле по периферии изготовляют, по меньшей мере, две тестовых ячейки с одинаковыми элементами, например транзисторами с развитым периметром эмиттера, осуществляют и., балансирование. после чего в перерыве между технологическими операциями измеряют приращение коэффищ ентов усиления каждого пз транзисторов при заданном

5 абсолютном зна-:-; гии относительного приращения тока через транзистор и определяют показатель pл

Prn где m u n — порядковые номера тестовых ячеек т — общее число тестовых ячеек (с = 2,3, 4,5,...):

15 д в ьу„— относительные приращения коэффициентов усиления транзисторов тестовых ячеек; — относительное приращение тока через транзисторы тестовых ячеек.

2р Тестовые элементы изготавливают в критичных точках полупроводникового кристалла. Обязательным условием является выполнение парных компонентов на кристалле такими, чтобы они имели совершенно одинаковую конфигурацию. Другим обя25 зательным требованием является необходимость ба542151

30

Составитель В. Немцев

Тсхред M. Левицкая

Редактор Г. Орловская

КоРРектоР А Лакида

Заказ 5968/29

Тираж 1032 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 лансирования транзисторов дифференциальной тестовой пары.

Тестовые структуры могут содержать, кроме транзисторов дифференциальной пары, также другие компоненты — транзисторы, резисторы, диоды.

Измерение относительных приращений тока через транзисторы и относительных приращений коэффициента усиления осуществляют в режиме микротоков.

Окончательную оценку качества микросхем производятт по вычисленным значениям К. Величина К со при — = т,е. чем больше величина 9m hPm-я

1 m ьm-4

К, тем выше качество и надежность испытуемой ИМС.

Величина К > 50 свидетельствует о хорошем

15 качестве контролируемых технологических процессов, а также о высоком качестве и надежности изготовленных микросхем.

Для высоконадежных микросхем величина К лежит в пределах 100-200.

Описываемый способ позволяет оценивать в технологических процессах изготовления монолитных микросхем качество диффузии по пластине, качество отмывок и состояние поверхности, количество золота в р — и — переходах транзисторов и т.д.

Предложенный способ обеспечивает полную коптролируемость технологических операций и позволяет устанавливать корреляционную связь их с электрическими параметрами компонентов микросхемы. Одновременно с этим сокращается число выходных контрольных операций, время периодических выборочных испытаний и обеспечивается 100% — ный контроль качества готовых ИМС.

Формула изобретения

Способ контроля качества интегральных монолитных схем в процессе их изготовления на кристалле путем измерения тока через р — n — переход, о тл и ч а ющи и ся тем, что, с целью повышения достоверности контроля, на кристалле по периферии изготавливают, по меньшей мере, две тестовых ячейки с одинаковыми элементами, например, транзисторами с развитым периметром эмиттера, осуществляют их балансирование, после чего в перерыве между технологическими операциями измеряют приращение коэффициентов усиления каждого из транзисторов при заданном абсолютном значении относительного приращения тока через транзистор и определяют показатель качества по формуле 4Е- 1 Z i .1 к= — зе: Рm п

2 Рп где m и и — порядковые номера тестовых ячеек; — общее число тестовых ячеек (е = 2,3, 4,э,...);

ЬУ д 6рп относительные приращения коэффициентов р„усиления транзисторов тестовых ячеек, з — относительное приращение тока через транзисторы тестовых ячеек.

Источники информации, принятые во внимание при экспертизе:

1. Патент ФРГ N 1439882 класс 21 е, 31/26 опубл.1972г., 2. "Зарубежная электронная техника" 1972г., N 12, стр.4 (прототип) .