Двухканальное стохастическое переключающее устройство

Двухканальное стохастическое переключающее устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (и) б42з42

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик к жтоижом свидитильствю (61) Дополнительное к авт. свид-ву №- 520704 (22) Заявлено 29.12.75 (21) 2312405/21 с присоединением заявки № (23) Приоритет (43) Опубликовано 05,01.77.Бюллетень ¹1 (45) Дата опубликования описания30.03.77 (51) M. Кл, -

Н 03 К 17/02

Н 03 К 5/20

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.316.

56 (088.8) 3. E. Круашвили, P. И. Сигуа, Дж. Г. Табидзе, Т. Н. Чачхиани, А. Г. Гаситашвили, B. И. Иорданини и Ш. А. Чубинидзе (72) Авторы изобретения

Проектно-конструкторский институт автоматизации пр эизв эдствецных процессов в промышленности (71) Заявитель (54) ДВУХКАНАЛЬНОЕ СТОХАСТИЧЕСКОЕ ПЕРЕКЛЮЧА ЮШЕЕ

УСТРОЙСТВО

Изобретение этносится к импульсной технике и может быть использовано при построении систем селекции и управления.

Известны двухканальные стохастические переключаю шие устр ойства, с оде ржа шие в каждом канале последовательно соединенные управляемый генератор импульсов, элемент И и блокируюший злемент, причем входы управляемых генераторов соединены с входной шиной, а другие входы зле- 10 ментов И подключены к выходу генератора импульсов flj .

По основному авт.св. № 520704 известНо двухканальное стохастическое переключающее устройство, содержащее в каждом 15 канале последовательно соединенные управляемый генератор импульсов, элемент И и блокирующий элемент, причем входы управляемых генераторов соединены с входной шиной, а другие входы элементов И подклю-2о чены к выходу генератора импульсов, при этом выходы блокирующих элементов эбразуют выходы двухканальнэгo стэхатистического переключающего устройства, блок определения знака разности, блок задания порога и блэк формирования модуля, вход кэторэгэ соединен с вхэднэй шиной, а вы,ход — сэ входэм блока определения знака разности, друг ой вх эд к эт ор эг э подключен к выходу блэка задания порога, а выходы— с другими входами блокирующих элементов (2)

Пель изобретения — повышение точности переключения двухканального переключающего устройства.

Указанная цель достигается тем, что в предлагаемое двухканальное стэхастическэе переключающее устройство введены два блока вычитания, ключевой элемент, интегратор, блок памяти и блэк фиксации окончания интегрирования, один из входов первого блока вычитания соединен с выходом бл ока ф ор мир звания м одуля, друг эй вх од— с выходом блока задания порога, а выхэдс первым входом ключевого элемента, другой вход котэрогэ подключен к выходу блэка эпределения знака разности, а выход— к первому входу интегратора, другой вход которого соединен с выходом блока фиксации окончания интегрирования, вхэд кото542342 рого соединен с выходом блока формирования модуля, выход интегратора соединен с входами второго блока вычитания и блока памяти, выход которого соединен со вторым входом второго блэка вычитания, выход которого подключен к входу блока задания пэрога.

На чертеже изэбражена блок-схема предлагаемого устройства.

Устройство содержит управляемые генераторы импульсов 1 и 2, элементы И 3 и

4, блокирующие элементы 5 и 6, генератор импульсов 7, блок 8 формирэвания модуля, блок 9 задания порога, блок 10 определения знака разности, блоки вычитания 11 и 12, ключевой элемент 13, интегратор 14, блок памяти 15, блок 16 фиксации окончания интегрирования, входная шина 17, выходы устройства 18 и 19.

Управляемый генератор 1 (2), элемент

И 3(4) и блокирующий элемент 5(6) соединены последовательно.

Входы управляемых генераторов 1 и 2 соединены с входной шиной 17, а другие элемеьты И 3 и 4 подключены к выходу генератора импульсов 7. Выходы блокирующих элементов 5 и 6 образуют выходы

18 и 19 двухканального стохастического переключающего устройства. Вход блока 8 формирования мэдуля соединен с входной шиной 17, а вь.ход — co входом блока 10 определения знака разности, другой вход которэгэ подключен к выходу блэка 9 задания порога, а выходы — с другими входами блокирующих элементов 5 и 6. Один из входов первого блока вычитания 11 сэединен с выходом блока 8 формирования модуля, другой вход — с выходом блока

9 задания порога, а выход — с первым входом ключевогэ элемента 13, другой вход кэторэгэ подключен к выходу блока

10 определения знака разности, а выход— к первому входу интегратора 14. Другой вход интегратора 14 соединен с выходом блэка фиксации окончания интегрирования 16, вход кэтэрогэ соединен с выходом блока 8 формирования модуля. Вы.ход интегратора 14 соединен сэ входами второго блэка вь.читания 12 и блока памяти 15, вьгход кэтэрого соединен со вторым входом второго блэка вычитания 12, выход последнего подключен к входу блэка задания порога 9, Устрэйствэ работает следующим образом.

Входной сигнал поступает одновременно на управляемые генераторы импульсов

1 и 2 и блок 8 формирования модуля. В зависимости от полярности сигнала, приложенной к управляемым генераторам импульсов 1 и 2, происходит изменение часToTbI их импульсов, в честности при увеличении частоты управляемо;" генератора импульсов l уменьшается .аст. 1 управляемого генератора импульсов 2 и наоборот, Преобразованная таким образом непрерывная входная величина в виде импуль— сов поступает на входы элементов И 3 и

4, на вторые входы которых поступают импульсы с генератора импульсов 7. Чем выше частота одного из управляемых генераторов импульсов 1 и 2, тем больше ве15 рэятность совпадения его импульсов с импульсом генератора 7 и наоборэт. Импульсы, генерируемые при совпадении, могут быть использованы для этпирания канала в том случае, если блокирующие элементы

5 и 6 не препятствуют отпиранию канала.

На управляющие входы элементов 5 и 6 поступают импульсы с блока 10 определения знака разности. При положительном значении разности на один из управляющих входов блокирующих элементов 5 или

6 поступает импульс запирания. Тем самым перекрывается один из каналов. Когда разность становится отрицательной, блс кирующие элементы 5 и 6 не препятствуют вьгхэду сигнала в каналы. Для изменения порога, зависящего от переменных параметров источника входных сигналов, происходит определение интегралов разности модуля входного сигнала, поступающего с блока фэрмирования модуля 8 на блок вычитания 11, на второй вход которого подается значение порога с блока за40 дания порога 9, На интеграторе 14 интегрируется только отрицательное значение разности, а сигнал начала интегрирования пэдается с блока определения знака разности 10 при срабатывании одного из блоки4> рующих элементов 5 или 6. Интегрирование прекращается при значении входного сигнала близкого к нулю по сигналу с блэка фиксации окончания интегрирования 16.

На блоке вычитания 12 интегрированное значение входного сигнала отнимается от значения такorо же интеграла, взятor о в предыдущем цикле и .хранимого в памяти блэка 15.. Разность интегралов поступает на управляющий вход блока задания порога 9 и изменяет значение порога, причем первый интеграл отнимается от последующего и при отрицательном его значении пэ—

por уменьшают пропорционально значению разности, а при п эл эжительн ом значении—

60 — увеличивают.

542342

Составитель Л. Багян

Редактор В. Трофимов Техред О. Луговая Корректор С. Болдижар

Заказ 6000/36 Тираж 1 02 9 П эдписн эе

ПНИИПИ Государственного кэмитета Совета Министров СССР пэ делам изобретений и эткрытий

113035, Мэсква. Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Формула из эбретения

Двухканальное стохастическое переключаюшее устройство по авт.св. М. 520704, этличаюшееся тем, что,с целью пэвышения точности переключения, в него введены два блока вычитания, ключевой элемент, интегратор, блок памяти и блок фиксации окончания интегрирования, один из входов первого блока вычитания соединен с выходом блока формирования модуля, другой вход — с выходом блока задания порога, а выход — с первым в,ходом ключевого элемента, другой вход которого подключен к выходу блока опредепения знака разности, а выход — к первому входу интегратора, другой вход которого соединен с выходом блока фиксации экэнчания интегрирования, вход которогэ соединен с BbIX Dg DM блока ф эр мир эвания M D— дуля, выхэд интегратора соединен сэ вхэ— дами второго блэка вычитания и блэка памяти, выход которэгэ соединен сэ вторым входом второгD блэка вычитания, выход которого подключен к входу блока задания порога.

Источники информации, принятые во внимание при экспертизе;

1. A вт эрск ое свидетельств о СССР

N 275109, кл. Н 03 К 5/20, 06.01.69 — аналог.

2. Авторское свидетельство СССР

N 520704, кл. Н 03 К 17/02,22.01.75 — прототип.