Устройство для модификации команд

Устройство для модификации команд

Иллюстрации

Показать все

Реферат

 

О П И С А-Н- И - Е

ИЗОБРЕТЕНИЯ

<.и 542995

Союз Советских

Социалистических

Реслублии

Н АВТОРа(СМУ СВМДЕТЕЛЬО ВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 30.08.74 (21) 2056580/24 (51) М. Кл г G 06F 9 00 с присоединением заявки Ме

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15.01.77. Бюллетень М 2

Дата опубликования описания 07.02.77 (53) УДК 681.325(088,8) (72) Авторы изобретения

В. Н. Алексеев, Л. Д. Голованев, С. Н, Домарацкий, В. Г. Колосов и В. В. Талдыкин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ МОДИФИКАЦИИ КОМАНД

Изобретение относится к вычислительной технике, в частности к устройствам для модификации команд и может быть использовано при построении устройств управления ЦВМ.

Известно устройство для модификации, содержащее индексный регистр, элементы И, регистр арифметического устройства, коммутатор адресной информации, регистр дешифратора адреса операнда и дешифратор операций. Оно характеризуется наличием специального регистра адреса операнда со сложными связями с другими блоками, причем модификации может подлежать только часть разрядов одного поля слова команды, что приводит к увеличению аппаратурных затрат. Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для модификации команд, содержащее блок оперативной памяти, разрядные выходы которого соединены с первыми входамп элементов И первой и второй групп, арпфметико-логический блок, выходы которого соединены с разрядными входами блока оперативной памяти, блок управления, входы которого соединены с выходами элементов И первой группы, первый, второй и третий вы«оды соединены соответственно со вторыми входами элементов И первой группы, со вторыми входами элементов И второй группы и с управляющим входом арифметико-логического блока, входы которого соединены с выходамп элементов И второй группы, первая группа адресных входов блока оперативной памяти соединена с группой в«одов устройства, а блок оперативной памяти содержит адресный регистр, дешифратор, формирователи токов и первую группу ячеек, адресные в«оды которых соединены через последовательно соединснныс формирователи тока, дешифратор и адресный регистр с первой группой адресных входов блока оперативной памяти. В этом известном устройстве наличие единого адресного тракта как прп обращешш к ячейкам «ранения информации, так и прп обращении к ячейкам, выполняющим функции пндекспы«регистров, приводит к снижению быстродействия устройства и его усложнению.

Цель изобретения — повышение быстродействия и упрощение с«емы. В описываемом уст20 ройстве это достигается тем, что в нем группа выходов блока управления соединена со второй группой адресных в«одов блока оперативной памяти, который содержит вторую группу ячеек и реверспвные формирователи

25 тока, причем вторая группа адресных входов блока оперативной памятп через реверспвныс формирователи тока соединена с адресными входамп второй группы ячеек, разрядные входы и выходы которой соединены соотвстствеп30 но с разряднымп выходами первой группы яче542995

15

25

ЗЭ

60 ек блока оперативной памяти и разрядными выходами блока оперативной памяти.

На чертеже представлена блок-схема описываемого устройства.

Оно содержит блок 1 оперативной памяти, блок 2 управления, группы 3, 4 элементов И, арифметико-логический блок 5; блок оперативной памяти содержит адресный регистр 6, дешифратор 7, формирователи тока 8, группы

9, 10 ячеек, реверсивные формирователи тока

11, группы 12, 18 адресных входов, разрядные входы 14, разрядные выходы 15; управляющим входом арифметико-логического блока является вход 16.

При выборе команды из группы 9 ячеек на выходах 15 блока 1 появляются сигналы, которые проходят через группу 3 элементов 1 1 на группу входов блока 2 управления. В блоке 2 код команды анализируется и выясняется, требуется ли модификация. Если команду необходимо модифицировать, то блок 2 управления запускает соответствующий формирователь 11, и команда записывается в группу 10 ячеек. Одновременно происходит регенерация выбранной команды в группе 9 ячеек.

В одной из ячеек группы 10 хранится значение модификатора, которое вводится туда заранее путем запуска в нужный момент времени одного из формирователей 11, осуществляющего запись модификатора. В одной из ячеек группы 10 хранится число шагов или число команд, которые необходимо модифицировать.

Далее работа происходит по следующему алгоритму. В нечетных тактах поочередно возбуждаются нечетные формирователи 11 и содержимое ячеек, хранящих модификатор и модифицируемую команду, передается через группу 4 элементов И на входы арифметикологического блока 5, где происходит их сложение. При передаче содержимого ячейки модификатора в четном такте происходит регенерация модификатора, для чего соответствующим формирователем 11 генерируется адресный ток записи. Регенерация содержимого ячейки модифицируемой команды при этом не происходит. Результат сложения поступает из арифметико-логического блока 5 на разрядные входы 14 блока оперативной памяти и может быть направлен в одну из ячеек группы 9, если не требуется немедленное исполнение модифицированной команды, пли записан снова в ячейку модифицированной команды группы

10. Это зависит от алгоритма работы блока

2 управления. Затем в арпфметико-логический блок 5 поступает содержимое ячейки, хранящей число шагов, и из него вычитается единица. Если результат вычитания равен нулю, то арифметико-логический блок 5 выдает сигнал об окончании модификации.

Таким образом, модификации может быть подвергнуто любое поле в слове команды или несколько полей одновременно в зависимости от того, какое число вводится в ячейку модификатор а.

Для исполнения модифицируемая команда выбирается из соответствующей ячейки группы 10 по сигналам блока 2 управления. Если же модификация производится заблаговременно, то модифицированная команда выбирается из группы 9 ячеек так же, как и другие команды.

Проведение модификации команды мп;ропрограммным путем позволяет совместить преимущества индексирования с помощью аппаратных регистров с экономией оборудования и повышением однородности, что особенно эффективно для процессоров на однородных магнитных матрицах. На модификацию команды в изобретении затрачивается дополнительно три единицы автоматного времени, в то время как при индексации через регистры, подключенные к общему дешифратору, для микропрограммной модификации команд требуется 12 микротактов.

Формула изобретения

Устройство для модификации команд, содержащее блок оперативной памяти, разрядные выходы которого соединены с первыми входами элементов И первой и второй групп, арифметико-логический блок, выходы которого соединены с разрядными входами блока оперативной памяти, блок управления, входы которого соединены с выходами элементов И первой группы, первый, второй и третий выходы соединены соответственно со вторыми входами элементов И первой группы, со вторыми входами элементов И второй группы и с управляющим входом арифметико-логического блока, входы которого соединены с выходами элементов И второй группы, первая группа адресных входов блока оперативной памяти соединена с группой входов устройства, а блок оперативной памяти содержит адресный регистр, дешифратор, формирователи токов и первую группу ячеек, адресные входы которых соединены через последовательно соединенные формирователи тока, дешифратор и адресный регистр с первой группой адресных входов блока оперативной памяти, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, группа выходов блока управления соединена со второй группой адресных входов блока оперативной памяти, который содержит вторую группу ячеек и реверсивные формирователи тока, причем вторая группа адресных входов блока оперативной памяти через реверсивные формирователи тока соединена с адресными входами второй группы ячеек, разрядные входы и выходы которой соединены соответственно с разрядными выходами первой группы ячеек блока оперативной памяти и разрядными выходами блока оперативной памятн.

542995

Составитель Ф. Шагиахметов

Техред Е. Петрова

Редактор Л. Тюрина

Корректор Т. Добровольская

Типография, пр. Сапунова, 2

Заказ 101)2 Изд. М 102 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д, 4/5