Устройство приема дискретных сигналов

Устройство приема дискретных сигналов

Иллюстрации

Показать все

Реферат

 

,с . Г г .-; ( т

) ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ н11 543I78

Союз Советскнх

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16.06.72 (21) 1797250/09 (51) М К I е Н 04L 5/02

Н 041 3/02 с присоединением заявки г е

Государственный комитет (23) Приоритет

Опубликовано 15.01.77. Бюллетень Ке 2

Дата опубликования оппса1шя 14.02.77

Совета Министров СССР по делам изобретений н открытий (53) УДК 621.394.14 (088.8) (72) Авторы изобретения Е. А. Гурвиц, Л. М, Вакуров, Г. А. Кратистова и В. Т. Гордиенко (71) Заявитель (54) УСТРОЙСТВО ПРИЕМА ДИСКРЕТНЫХ СИГНАЛОВ

Изобретение относится к электросвязи и мо>кст использоваться в устройствах передачи дискретных сигналов по проводным соединительным линиям и узкополосным радиотрактам. 5

Известно устройство передачи дискретной информации, содержащее дискретный передатчик, модулятор, непрерывный канал, демодулятор регистрирующее устройство и дискретный приемник (1).

Из известных устройств наиболее близким к предлагаемому является устройство приема дискретных сигналов, содержащее преобразователь квазитроичных сигналов в двоичные, управляемый блоком синхронизации (2). 15

Однако в известном устройстве при передаче квазитроичных сигналов по коммутируемым соединительным линиям и узкополосным трактам радиостанций низкочастотная часть энергетического спектра искажается, что при- 2:) водит к ухудшению помехоустойчивости приема.

С целью повышения помехоустойчивости приема дискретных сигналов в предлагаемое устройство введены детектор с усилителем, 25 преобразователь биимпульсных сигналов в двоичные и коммутатор, при этом выходы коммутатора подключены соответственно к входу и выходу детектора, а выход усилителя подключен к входам преобразователей квазптро- 3;) ичных и бипмпульсных сигналов в двоичные и блока синхронизации, дополнительный выход которого подключен к управляющему входу преобразователя бппмпульсных сигналов в двоичные, кроме того, выходы преобразователей квазнтроичных сигналов и бппмпульсных сигналов в двопчныс подключены к соответствующим входам коммутатора.

Для повышения помехоустойчивости прп передаче дискретных сигналов в широком диапазоне скоростей и малом коэффициенте деления делителя частоты блока синхронизации требуется ооеспечпть отсутствие подстройки при совпадении фронтов принятого элементарного псевдотроичного или бипмпульсного сигнала с фронтом сигнала тактовой пли удвоенной тактовой частоты. Поэтому в предлагаемом устройстве используют единый блок синхронизации, состоящий пз первого и второго элементов задержки, дешифратора, опорного генератора, основного и дополнительного делителей частоты и коммутатора, при этом вход и выход первого элемента задержки и входы и выходы второго элемента задержки чсрсз де шифратор годключены к соотвстствующим входам управляемого опорным генератором основного делителя частоты, выходы которого непосредственно и через последовательно соединенныс дополнительный делитель частоты

543178

15 и коммутатор подключены к соответствующим входам первого элемента задержки.

На фиг. 1 представлена структурная схема устройства приема дискретных сигналов; на фиг. 2 — структурная схема блока синхронизации.

Устройство приема дискретных сигналов содержит коммутатор 1, детектор 2 с усилителем 3, преобразователь 4 квазитроичных сигналов в двоичные, преобразователь 5 биимпульсных сигналов в двоичные и блок 6 синхронизации, состоящий из первого и второго элементов 7 и 8 задержки, дешифратора 9, опорного генератора 10, основного и дополнительного делителей 11 и 12 частоты и коммутатор а 13.

Кроме того, устройство содержит вход 14 устройства приема дискретных сигналов, выход 15.

Выходы коммутатора 1 подключены соответственно к входу и выходу детектора 2, выход усилителя 3 подключен к входам преобразователей 4 и 5 квазитроичных и биимпульсных сигналов в двоичные и блока 6 синхронизации, дополнительный выход которого подключен к управляющему входу преобразователя 5 биимпульсных сигналов в двоичные. Выходы преобразователей 4 и 5 квазитроичных сигналов и биимпульсных сигналов в двоичные подключены к соответствующим входам коммутатора 1.

Вход и выход первого элемента 7 задержки и входы и выходы второго элемента 8 задержки через дишифратор 9 подключены к соответствующим входам управляемого опорным генератором 10 основного делителя 11 частоты, выходы последнего непосредственно и через последовательно соединенные дополнительный делитель 12 частоты и коммутатор 13 подключены к соответствующим входам первого элемента 7 задержки.

Устройство приема дискретных сигналов работает следующим образом.

Последовательность квазитроичных пли биимпульсных сигналов с выхода соединительной линии или выхода радиостанции поступает на вход 14 устройства. Через коммутатор

1 принятые сигналы поступают на усилитель

3 через детектор 2 (в случае передачи квазитроичного сигнала) или непосредственно на усилитель 3 (в случае передачи биимпульсного сигнала), а с выхода усилителя 3 — на входы преобразователей 4 и 5 квазитроичных и биимпульсных сигналов в двоичные, а также на вход блока 6 синхронизации. С выхода последнего на преобразователи 4 и 5 квазитроичных и биимпульсных сигналов в двоичные поступают узкие импульсы тактовой частоты.

На выходах преобразователей 4 и 5 квазитроичных и биимпульсных сигналов в двоичные получаются двоичные сигналы, поступающие

00 через коммутатор 1 на выход 15 устройства.

Сигналы, поступающие на вход блока 6 синхронизации, в прямом инверсном виде подаются на вход первого элемента 7 задержки и далее на вход дешифратора 9, на другие входы которого через второй элемент 8 задержки поступают сигналы тактовой или удвоенной тактовой частоты с основного делителя 11 частоты.

При приеме квазитроичных сигналов сигналы тактовой частоты подаются непосредственно через коммутатор 13, а при приеме биимпульсных сигналов — через дополнительный делитель 12 частоты и коммутатор 13. Элементы задержки могут быть выполнены, например, в виде триггеров.

Формула изобретения

1. Устройство приема дискретных сигналов, содержащее преобр азователь квазитроичных сигналов в двоичные, управляемый блоком синхронизации, отличающееся тем, что, с целью повышения помехоустойчивости, введены детектор с усилителем, преобразователь биимпульсных сигналов в двоичные и коммутатор, при этом выходы коммутатора подключены соответственно ко входу и выходу детектора, а выход усилителя подключен ко входам преобразователей квазитроичных и биимпульсных сигналов в двоичные и блока синхронизации, дополнительный выход которого подключен к управляющему входу преобразователя биимпульсных сигналов в двоичные, кроме того, выходы преобразователей квазитроичных сигналов и биимпульсных сигналов в двоичные подключены к соответствующим входам коммутатора.

2. Устройство по п, 1, отлич ающееся тем, что блок синхронизации состоит из первого и второго элементов задержки, дешифратора, опорного генератора, основного и дополнительного делителей частоты и коммутатора, при этом вход и выход первого элемента задержки и входы и выходы второго элемента задержки через дешифратор подключены к соответствующим входам управляемого опорным. генератором основного делителя частоты, выходы которого непосредственно и через последовательно соединенные дополнительный делитель частоты и коммутатор подключены к соответствующим входам первого элемента задержки.

Источники информации, принятые во внимание при экспертизе:

1. Элементы теории передачи дискретной информации под ред. Л. П. Пуртова, нзд. «Связь», М., 1971 r., стр. 8 — 10 (аналог)

2. Авторское свидетельство М 269975, М. Кл. Н 041 3/02, 1970 г. (прототип).

543178

Фиг. 1

Г ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

| !

1 !

Составитель Г. Челей

Редактор Т. Янова

Техред А. Камышникова

Корректор И. Позняковская

Типография, пр. Сапунова, 2

Заказ 105/17 Изд. № 112 Тираж 869 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Раушская наб., д. 4/5