Устройство задержки импульсов

Устройство задержки импульсов

Иллюстрации

Показать все

Реферат

 

стен."н

ОП ИСАНИЕ

ИЗОБРИтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (») 544116 (61) Дополнительное к авт. свид-ву (22) Заявлено12.12,75 (21) 2197021/21 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 25.01.77,Бюллетень № 3 (45) Дата опубликования опйсания 06.05.77 (51) М. Кл. Н 03 К 5/13

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.374. .5 (088.8) (72) Автор изобретения

A. Абрукин (71) Заявитель (54) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ

Изобретение относится к импульсной технике, в частности к устройствам временной задержки логических сигналов, и может быть использовано в цепях синхронизации вычислительных м ашин. 5

Известно устройство задержки импульсов, содержашее логичесхий вентиль, времязадаюшие резистор и конденсатор, резистивный делитель, подключенный к выходу устройства, t0

Однако зто устройство имеет недостаточную величину времени задержки вследствие ограничения величины сопротивления и емкости времязадаюших резистора и конденсатора. 15

Целью изобретения является увеличение диапазона времени задержки.

Поставленная цель достигается тем, что в устройстве задержки импульсов, содержащем логический вентиль, времязадаюшие ре-20 зистор и хонденсатор, резистивный делитель, подключенный к выходу устройства, времязадаюший резистор включен между входом устройства и точкой соединения неинвертирующего входа логического вентиля с первой обкладкой времязадаюшего хонденсатора, вторая обкладка которого соединена с выходом резистивного делителя.

На чертеже представлена схема устройства задержки импульсов.

Устройство задержки импульсов содержит логические вентили 1 и 2, времязадаюшие резистор 3 и конденсатор 4, резистивный дели.ль на резисторах 5 и 6, резисторы

7 и 8 нагрузки, шину 9 питания и шину 10 опорного напряжения, причем общая точка выхода вентиля 2 и резисторов 8 и 3 явтяется входом устройства, другие выводы резисторов 8 и 3 подключены соответственно к шине 9 и неинвертируюшему входу вентиля 1, связанному через конденсатор 4 с выходом делителя на резисторах 5 и 6, включенного между обшей шиной и выходом вентиля 1, являющимся выходом устройства, соединенным с шиной 9 через резистор 7, а инвертируюший вход вентиля подключен к шине 10.

Устройство работает следуюшим образом.

В исходном состоянии на выходе вентиля 2 высокий логичесхий уровень. На выхо544116

Составитель Л. Степанова

Редактор О. Стенина Техред М, 31икович Корректор В. Салка

Заказ 9 60/7 1 Тираж 1065 Подписное. 1НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, ?K-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород ул. Проектная, 4 де вентиля 1 также высокий логический уровень. При появлении на выходе вентиля 2 низкого логического уровня конденсатор 4 начинает перезаряжаться через времязадающий резистор 3. Напряжение на выходе вентиля 1 остается неизменным до тех пор, пока напряжение на неинвертируюшем входе вентиля 1 не достигнет величины напряжения на шине 10 О „. При этом вентиль 1 начинает переключаться, а напряжение на выходе1о понижаться. Так как изменения выходного напряжения через делитель на резисторах

5, 6 и конденсатор 4 передаются на неинвертируюший вход вентиля 1, образуя положительную обратную связь, то процесс пере-

У „до низкого логического уровня, перезаряд конденсатора 4 прекращается. 25

При окончании входного импульса напряжение на выходе начинает изменяться тольzo тогда, когда конденсатор 4 перезарядится через резистор 3 настолько, что напряжение на неинвертируюшем входе вентиля ЗО

1 достигнет величины U,„

После этого на выходе устройства формируется перепад напряжения, задержанный относительно сигнала на выходе вентиля 2.

Так как в предлагаемом устройстве конденсатор 4 всегда перезаряжается через резистор 3, KoTopbIH ограничивает ток перезаряда, а следовательно, не перегружает выход вентиля 2, его емкость может быть выбрана сколь угодно большой, что позволяет получить широкий диапазон времени задержки.

Ф ормула из обретения

Устройство задержки импульсов, содержащее логический вентиль, времязадающие резистор и конденсатор, резистивный делитель, подключенный к выходу устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения диапазона времени задержки, времязадаюший резистор включен между входом устройства и -.очкой соединения неинвертирующего входа логичес .ого вентиля с первой обкладкой вре,::.задающего конденсатора, вторая обкладка которого соединена с выходом резистивного делителя.

Источник информации, принятый во внимание при экспертизе:

1. Каталог "Homo< в1е" AECL -10000, с. 85, рис. 7.