Устройство для синхронизации случайных импульсов

Устройство для синхронизации случайных импульсов

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (иц 544957

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз ьоеетаких

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 28.01.75 (21) 2100380/09 с присоединением заявки № (23) Приоритет (51) Ч Кч G 06F 1/04

Н 04L 7/00

Государственный комитет

Совета Министров СССР (53) УДК 681.326.35 (088.8) по делам изобретений Опубликовано 30.01.77. Бюллетень № 4 н открытий

Дата опубликования описания 16.02.77 (72) Авторы изобретения

Л. В. Панченко, М. М. Краскевич, А. С. Рубан и А. E. Тонкаль

Институт автоматики (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

СЛУЧАЙНЫХ ИМПУЛЬСОВ

Изобретение относится к радиотехнике и может использоваться для разделения во времени двух последовательностей случайных импульсов.

Известно устройство, содержащее генератор тактовых импульсов, который опрашивает элементы, линии задержки, триггеры, логические схемы И и ИЛИ (1).

Однако в известном устройстве импульсы на выходах запаздывают относительно импульсов, поступающих на входы, на время до одного периода следования импульсов тактового генератора.

Наиболее близким техническим решением к изобретению является устройство для синхронизации случайных импульсов, содержащее первый триггер, вход которого соединен с выходом первой линии задержки, а единичный выход через первый элемент И соединен с одним из входов элемента ИЛИ, и второй триггер, вход которого соединен с выходом второй линии задержки, а единичный выход — с одним из входов второго элемента И (2).

Однако известное устройство обладает недостаточно высокой точностью синхронизации при записи и считывании информации.

Цель изобретения — повышение точности синхронизации при записи — считывании информации.

Для этого в предлагаемое устройство для синхронизации случайныx импульсов введены первый и второй формирователи, первый н второй ннверторы, и схема совпадения, при этом к входам схемы совпадения подключены соответственно выход элемента ИЛИ через последовательно соединенные первый формирователь и первый пнвертор, нулевой выход первого триггера — через последовательно соединенные второй элемент И, второй формирова10 тель и второй инвертор, а единичные выходы первого и второго триггеров — непосредственно, прп этом выход схемы совпадения соединен с другим входом элемента 11ЛИ, выходы первого и второго формирователей — с вхо15 дами соответствующих линий задержки, а нулевой выход второго триггера — с вторым входом первого элемента И.

На чертеже приведена структурная электрическая схема устройства.

20 Устройство для синхронизации случайных импульсов содержит первый триггер 1, вход которого соединен с выходом первой линии задержки 2, а единичный выход через первый элемент И 3 соединен с входом элемента

25 ИЛИ 4, н второй триггер 5, вход которого соединен с выходом второй линни задержки

6, а единичный выход — с входом второго элемента И 7, а также схему совпадения 8, н входам которой подключены соответственно

30 выход элемента ИЛИ 4 через последовательно

3 еоединенные первый формирователь 9 и пер. вый инвертор 10, нулевой выход триггера 1= через последовательно соединенные второй элемент И 7, второй формирователь !1 и инвертор 12, а единичные выходы первого и второго триггеров 1 и 5 — непосредственно.

Выход схемы совпадения 8 соединен с одним из входов элемента ИЛИ 4, выходы первого и второго формирователей 9 и 11 — с входом соответствующей линии задержки 2 и 6, а нулевой выход второго триггера 5 — с одним из входов первого элемента И 3, причем входы первого и второго триггеров 1, 5 являются входами 13 и 14 устройства, а выходы первого и второго формирователей 9, 11 — выходами

15 и 16 устройства.

Устройство работает следующим образом.

При поступлении импульса на вход 13 раньше, чем на вход 14, триггер 1 устанавливается в положение «1». Потенциалы с единичного выхода триггера 1 и нулевого выхода триггера 5 поступают на первый элемент И 3, с выхода которого через элемент ИЛИ 4 — на вход первого формирователя 9. С выхода формирователя 9 через первый инвертор 10 поступает запрет на работу схемы совпадения 8, и потенциал, кроме того, пройдя первую линию задержки 2, возвращает первый триггер в исходное состояние. При поступлении импульса на вход 13 раньше, чем на вход 12 симметричный канал устройства работает аналогично.

При одновременном появлении импульсов на входах 13 и 14 устройства приоритетным является импульс на входе 13. Потенциалы с нулевых выходов первого и второго триггеров

1 и 5 запрещают работу первого и второго элементов И 3, 7. Одновременно потенциалы с единичных выходов первого и второго триггеров поступают на входы схемы совпадения 8.

Так как формирования импульсов не происходит, то первый и второй инверторы 10 и 12 разрешают работу схемы совпадения 8, и через элемент ИЛИ 4 запускается первый формирователь 9. После формирования импульса на выходе 15 первый триггер обнуляется и работает другой канал через второй элемент И 7.

При появлении импульса па входе 14 во время формирования импульса на выходе 15 происходит запоминание вторым триггером 5 импульса, пришедшего на вход 14, и после

З0

50 того, как первый триггер 1 устанавливается в исходное состояние, начинается формирование импульса на выходе 16. С появлением импульса на входе 13 во время формирования импульса на выходе 16 происходит запоминание первым триггером импульса, пришедшего

»а вход 13, и после того, как второй триггер устанавливается в исходное состояние, начинается формирование импульса на выходе15.

Таким образом, синхронизация случайных импульсов производится логически без временной привязки к импульсам тактового генератора, а уменьшение временной задержки между входными и выходными импульсами— за счет уменьшения времени прохождения импульсов через устройство.

Формула изобретения

Устройство для синхронизации случайных импульсов, содержащее первый триггер, вход которого соединен с выходом первой линии задержки, а единичный выход через первый элемент И соединен с одним из входов элемента ИЛИ, и второй триггер, вход которого соединеп с выходом второй линии задержки, а едшшчный выход — с одним из входов второго элемента И, отличающееся тем, что, с целью повышения точности синхронизации при записи — считывании информации, введены первый и второй формирователи, первый и второй инверторы, и схема совпадения, при этом к входам схемы совпадения подключены соответственно выход элемента ИЛИ через последовательно соединенные первый формирователь и первый инвертор, нулевой выход первого триггера — через последовательно соединенные второй элемент И, второй формирователь и второй инвертор, а единичные выходы первого и второго триггеров — непосредственно, при этом выход схемы совпадения соединен с другим входом элемента ИЛИ, выходы первого и второго формирователей — с входами соответствующих линий задержки, а нулевой выход второго триггера — с вторым входом первого элемента И.

Источники информации, принятые во внимание прп экспертизе:

1. Патент Франции № 2112751, кл. Н ОЗК

5100, 1972.

2. Лвт. св. М 224898, кл. G 06Г 1/04, 1967.

Составитель Е. Любимова

Редактор Т. Рыбалова Техред А. Камышникова Корректор Т. Добровольская

Заказ 129, 6 Изд. № 136 Тираж 899 Подписное

Ц1-1ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4(5

Типография, пр. Сапунова, 2