Цифровой демодулятор частотно-модулированных сигналов

Цифровой демодулятор частотно-модулированных сигналов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 54509l

Союз Советских

Социалистических

Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 16.10,74 (21) 2069861/09 (51) М. Кл.- зН 041 27/10 с присоединением заявки ¹

Государственный комитет

Сове1а Министров СССР ло делам изобретений и открытий (23) Приоритет

Опубликовано 30.01.77, Бюллетень Хо 4

Дата опубликования описания 28.02.77 (53) УДК 621.376.3 (088.8) (72) Автор изобретения

К. К. Венскаускас (71) Заявитель (54) ЦИФРОВОЙ ДЕМОДУЛЯТОР

ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ

Изобретение относится к технике связи и может использоваться для демодулирования частотно-модулированных сигналов.

Известен цифровой демодулятор частотномодулированных сигналов, содержащий последовательно соединенные опорный генератор, первый ограничитель и делитель частоты и последовательно соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку, а также фильтр нижних частот, подключенный к решающей схеме. Однако известный демодулятор имеет низкую помехоустойчивость схемы дешифратора.

Целью изобретения является повышение пом ехо устойчиво сти.

Для этого в цифровой демодулятор частотно-модулированных сигналов, содержащий последовательно соединенные опорный генератор, первый ограничитель и делитель частоты и последовательно соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку, а также фильтр нижних частот, подключенный к решающей схеме, введены схема запуска, блок определения рабочей полосы частот и последовательно соединенные дешифратор, сумматор, ключевая схема и блок сравнения, выход которого соединен с фильтром нижних частот, а дифференцирующая цепочка через схему запуска подключена к делителю частоты, соответствующие выходы которого соединены с дешифратором и блоком определения рабочей полосы частот, выход которого подключен к управляющему входу ключевой схемы, при этом второи выход с.;емы запуска соединен с соответствующими входами дешифратора и блока определения рабочей полосы частот.

На чертеже приведена структурная электрическая схема цифрового демодулятора частот10 но-модулированных сигналов.

Цифровой демодулятор частотно-модулированных сигналов содержит последовательно соединенные опорный генератор 1, первый ограничитель 2 и делитель частоты 3 и после15 довательно соединенные полосовой фильтр 4, второй ограничите ь 5 и дифференциру1ощук цепочку б, а также фильтр нижни.; частот 7, подключенный к решающей схеме 8, схему запуска 9, блок определения рабочей полосы

23 частот 10 и последовательно соединенные дешифратор 11, сумматор 12, ключевую схему

13 и блок сравнения 14, выход которого соединен с фильтром нижних частот 7, а дифференцирующая цепочка 6 через схему запуска 9

25 подключена к делителю частоты 3, соответствующие выходы которого соединены с дешифратором 11 и блоком определения рабочей полосы частот 10, выход которого подключен к управляющему входу ключевой схемы

30 13, при этом второй выход схемы запуска 9

54509!

03

6()

65 соединен с соответствующими входами дешифратора 11 и блока определения рабочей полосы частот 10, причем делитель частоты 3 состоит из триггеров 15 — 27, дешифратор 11— из триггеров 28 — 32, блок определения рабчей полосы частот 10 — из триггера 33, схе»

HE 34, ИЛИ вЂ” HE 35 и И вЂ” !1Е 36 — 38, схема запуска 9 — из схем I IL 39 — 41, ИЛИ вЂ” НЕ 42, резистора 43 и конденсатора 44, а сумматор

12 — из резисторов 45 и операционного усилителя 46.

Устройство работает следующим образом.

Предположим, что «1» передается частотой

1585 I ц, а «0» — 1415 Гц, что довольно часто применяется в системах морской КБ-радиосвязи (например, в аппаратуре STH-75 при работе В тональном режиме) . Б этом с "IA чае осНОВные составляющие спектра сигнала распо taгаются в полосе частот 1330 — 1670 Гц.

При работе сигнал частоты 2243775 Гц, создаваемый опорным генератором 1, подается на первый ограничитель 2 и с него в виде прямоугольных импульсов подается на делитель частоты 3, состоящий из тринадцати триггеров 15 — 27, соединенных в определенном порядке. Сигнал, поступающий на вход устройства, подается на полосовой фильтр 4 с полосой пропускания 340 Гц (1330 †16 Гц), частотно-модулированный сигнал, с выхода которого подается на второй ограничитель 5 и с его выхода в виде прямоугольных импульсов на дифференцирующую цепочку 6.

При поступлении сигнала первый положительный импульс с дифференцирующей цепочки 6 поступает на вход схемы НЕ 39 схемы запуска 9, вызывая на ее выходе «О». Соответственно на выходе схемы НЕ 40 появляется

«1», которая подается на счетные входы триггеров 28 — 32 дешифратора 11, а также па входы схем 1-1Е 41 и ИЛ1 — HL 42. Перепад с

«1» на «О» на выходе схемы ИЕ 40 вызывает пояВленис II0.10æHTeëHHÎÃÎ импх 1bca Ha Выходе схемы ИЛИ вЂ” НЕ 42, длительность которого определяется постоянной резистора 43 и конденсатора 44. Эта «1» инвертируется схемой запуска 9 и подается на вход Л (сброс) триггеров 15 — 27 делителя частоты 3. Iio окончании импульса на входе Л триггеры 15 — 27 начинают подсчет импульсов, поступающих от опорного генератора 1.

При поступлении второго положительного импульса с выхода дифференцирующей цепочки 6 «1», поданная с выхода схемы НЕ 40 на входы С триггеров 28 — 32 производит перезапись состояния триггеров 19 — 22 и 25 в триггеры 28 — 32 дешифратора 11. После этого импульс с выхода схемы запуска 9 сбрасывает триггеры 15 — 27 и онн снова начинают пересчет импульсов, поступающих с выхода опорного генератора 1.

Информация, записанная в тр)птгеры 28 — 32 через резисторы 45 сумматора 12, подается tta вход повторителя напряжения, выполненного на операционном усилителе 46.

)О

2)

3)

35 !

О

Когда частотно-модулированный сигнал находится в полосе частот 1330 †16 Гц, на выходах схем И†HE 36 — 38 блока определения рабочей полосы частот 10 имеется «1». триггер 33 уст,HBB.aèâàåòcÿ в положение «О», открыБ"..".Tcя кл)очевая схема 13, и сигнал с Выхода сумматора 12 поступает на блок сравнения 14, который производит сравнение поступающего напряжения с порогом, т. е. производипг оленку, принадлежит ли этот период чатоты «1» или «О», а также осуществляет оценку его расстояния от «О» или «!». Фильтр частот 7 ОсущестВляет интегрирОВапие полученного на выходе блока сравнения

14: апряжения за время одной информационной посылки. Решающая схема 8 выносит решение, передавалось лп эта информационная

«1» или «О». Так как осуществляется обработка кaæëoão периода заполняющей частоты, цифровой демодулятор по своей помехоустойчивости близок к когерентному демодулятору.

Когда частота принимаемого сигнала значительно выше частоты 16,0 Гц, напряжение

i вылходов триггеров 24 и 25 поступает на вход схемы И вЂ” 1-!Е 38 и вызывает появление «О» на се выходе. Соответственно на выходе схемы

ИЛИ вЂ” ЕIЕ 35 появляется «1», при которой при поступлении очередного импульса на вход С па выходе триггера 33 появляется «1». Выходным напряжением триггера 33 закрывается кл)очевая схема 13, и сигнал на входе блока сравнения 14 otсутствует.

Когда частота входного сигнала не на мноto превышает частоту 1670 Гц, то напряжение с выходов триггеров 23 — 25 вызывает «О» на выходе схемы И вЂ” НЕ 36, которая в свою очередь через триггер 33 закрывает ключевую схему 13.

Когда частота входного сигнала меньше частоты 1330 Гц, то появляется «О» на выходе схемы И вЂ” HE 37 и также закрывается ключевая схема 13.

Если частота входногo сигнала превышает частоту 1920 Гц, срабатывает триггер 27, и

«0», поданный на вход схемы ИЛИ вЂ” HE 35, вызызает «1» на ее выходе, и триггер 33 закрывает ключевую схему 13.

Формула изобретения

Цифрогой демодулятор частотно-модулированных сигналов, содержащий последовательно соединенные опорный генератор, первый ограничитель и делитель частоты и последовательно соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку, а также фильтр нижних частот, подключенный к решающей схеме, отл ич а юшийся тем, что, с цель)о повышения помехоустойчивости, введены схема запуска, блок опрсде1ения рабочей полосы частот и последовательно соединенные дешифратор, сумматор, ключевая схема и блок сравнения, выход которого соединен с фильтром нижних частот, а дифференцирующая цепочка через схему за545091

Редактор Т. Ларина

Корректоры: Л, Брахнина и Л. Котова

Заказ 2I3, 16 Изд. ¹ 165 Тираж 869 Подписное

ЦНИИПИ Госмдарственвого комитета Совета Ми петров СССР

10 дела.; изобретений и откргят ш

И3035,;1осква, Ж-35, Рапиская:-!аб., д. 4 5

Типография, пр. Сап нова. 2 пуска подключена к делителю частоты, соответствующие выходы которого соединены с дешифратором и блоком определения раоочей полосы частот, выход, которого подключен

Составитель E. Люоигиова

Техред Е. Петрова к управляющему входу ключевой схемы, при этом второй выход схемы запуска соединен с соответствующими входами деи ифратора и

010I определен я рабочей полосы частот.