Асинхронное устройство для управления циклическими процессами

Асинхронное устройство для управления циклическими процессами

Иллюстрации

Показать все

Реферат

 

ОП И

ИЗОБРЕТЕН И Я

<п1 546885

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свпд-ву (22) Заявлено 20.07.73 (21) 1947687/24 с присоединением заявки № (23) Приоритет

Опубликовано 15.02.77. Бюллетень ¹ 6

Дата опубликования описания 18.04.77 (51) М. Кл. С 06F 9/00

Государственный комитет

Совета Министров СССР

А0 аелам изобретений и открытий (53) УДК 681.325(088.8) (72) Авторы изобретения

А. А. Таль, В. В. Руднев, В. И. Чернышев, Б. С. Шевченко, П. М, Атлас, Е. О. Барский и В. И. Першенков

Ордена Ленина институт проблем управления (71) Заявитель (54) АСИНХРОННОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

ЦИКЛИЧЕСКИМИ ПРОЦЕССАМИ

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих систем в станкостроительной, нефтехимической и других отраслях народного хозяйства.

Известно асинхронное устройство для управления циклическими процессами, содержащее блок памяти и логический преобразователь, охваченные обратными связями (1).

Однако низкая надежность этого известного устройства обусловлена существованием критических состязаний, нарушающих работу блока памяти. Наиболее близким к изобретению по технической сущности и достигаемому результату является асинхронное устройство для управления циклическими процессами, содержащее блок формирования переходов, выходы которого соединены со входами первого и второго коммутаторов, блок памяти, первая и вторая группы входов которого соединены соответственно с первой и второй группами выходов первого коммутатора, блок вывода, входы которого соединены с выходами второго коммутатора, входы устройства соединены с первой группой входов блока формирования переходов, причем каждая ячейка блока памяти содержит триггер, нулевой и единичный входы которого соединены соответственно со входами первой и второй групп входов блока памяти (2). Это известное устройство характеризуется возможностью возникновения кодировочных состязаний, что снижает надежность устройства, а также необходимостью затрат большого ко5 личества элементов памяти.

Цель изобретения — повышение надежности и сокращение оборудования. В описываемом устройстве это достигается тем, что в нем третья и четвертая группы выходов пер10 ваго коммутатора соединены соответственно с третьей и четвертой группами входов блока памяти, первая и вторая группы выходов блока памяти соединены соответственно со второй и третьей группами входов блока фор15 мирования переходов, а каждая ячейка блока памяти содержит дополнительный триггер, первый п второй элементы И, причем нулевой и единичный выходы триггера соединены с первыми входами первого и второго элемен20 тов И, выходы которых соединены соответственно с нулевым и единичным входами дополнительного триггера, вторые входы первого и второго элементов И соединены с соответствующими входами третьей и четвертой

25 групп входов блока памяти, а нулевой и единичный выходы каждой ячейки соединены с соответствующими BblxOpàìè первой и второй групп выходов блока памяти.

На чертеже представлена блок-схема опп30 сываемого устройства.

546885

15

Оно содержит блок формирования переходов 1, коммутаторы 2, 3, блок вывода 4, блок памяти 5, а каждая ячейка памяти содержит триггер 6, дополнительный триггер 7, элементы И 8, 9, группу 10 входов, группу 11 выходов блока формирования переходов, группы

12, 13 входов блока памяти, группу 14 выходов.

Предположим, что устройство находится в некотором внутреннем состоянии х;, а на выходах группы 14 блока вывода 4 сформирован набор команд z;, посылаемых на управляемый объект. Этот набор команд отрабатывается объектом, и вследствие этого объект приходит в некоторое состояние (существенное состояние), требующее от асинхронного устройства формирования набора новых команд. Информация о существенном состоянии объекта р, поступает на группу 10 входов блока формирования переходов 1. По условию р;х; на выходах группы 11 блока формирования переходов 1 появляется сигнал, который расшифровывается коммутатором 2 в код нового внутреннего состояния х;+ и коммутатором 3 — в набор новых команд на объект z;»<. Код х;», по группам 12, 13 входов блока памяти 5 записывается на триггеры ячеек 6 этого блока, однако состояние дополнительных триггеров 7 не изменяется, Под воздействием набора команд z„.+< объект выходит из существенного состояния р;, чтобы перейти в новое существенное состояние р.+ь

В силу инерционности объекта этот переход осуществляется за время, значительно превывающее время переключений в асинхронном устройстве, осуществляемых в процессе изменения его внутреннего состояния. При этом переходе информация о состоянии объекта ро является несущественной для асинхронного устройства в том смысле, что ни по условию рохь ни по условию рсх;+ блок формирования переходов 1 не вырабатывает команд изменения внутреннего состояния асинхронного устройства. Однако при появлении на входах группы 10 блока 1 условия р,х; открываются элементы И 8, 9 ячеек блока памяти 5.

В этот момент ocyùåñòâëÿåòñÿ перезапись кода нового состояния х,+< с триггеров 6 на дополнительные триггеры 7. На входах группы 10 блока 1 формируется условие рюх;+ь однако это условие не вызывает никаких новых переключений в блоках 4, 5. Следующее изменение внутреннего состояния асинхронного устройства и следующее формирование набора команд на объект осуществляются только при достижении объектом нового существенного состояния.

Введение дополнительных триггеров в блоке памяти пезволяет разделить во времени момент записи в блок памяти кода очередного внутреннего состояния и момент появления этого кода на выходе блока памяти. Это пол20

60 постыл исключает возможность кодировочных состязаний в устройстве, что повышает надежность его работы, в также позволяет осуществлять произвольное, в том числе и оптимальное, кодирование внутренних состояний, что в свою очередь сокращает общее количество триггеров в блоке памяти.

Особенностью изобретения является обеспечение переключений в блоке памяти только с помощью информации о состоянии управляемого объекта, что исключает необходимость в синхроимпульсах и не выводит описываемое устройство из класса асинхронных автоматов.

Формула изобретения

Лсинхронное устройство для управления циклическими процессами, содержащее блок формирования переходов, выходы которого соединены со входами первого и второго коммутаторов, блок памяти, первая и вторая группы входов которого соединены соответственно с первой и второй группами выходов первого коммутатора, блок вывода, входы которого соединены соответственно с выходами второго коммутатора, входы устройства соединены с первой группой входов блока формирования переходов, причем каждая ячейка блока памяти содержит триггер, нулевой и единичный входы которого соединены соответственно со входами первой и второй групп входов блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и сокращения оборудования, третья и четвертая группы выходов первого коммутатора соединены соответственно с третьей и четвертой группамп входов блока памяти, первая и вторая группы выходов блока памяти соединены соответственно со второй и третьей группами входов блока формирования переходов, а каждая ячейка блока памяти содержит дополнительный триггер, первый и второй элементы И, причем нулевой и единичный выходы триггера соединены с первыми входами первого и второго элементов И, выходы которых соединены соответственно с нулевым и единичным входами дополнительного триггера, вторые входы первого и второго элементов И соединены с соответствующими входами третьей и четвертой групп входов блока памяти, а нулевой и единичный выходы каждой ячейки соединены с соответствующими выходами первой и второй групп выходов блока памяти.

Источники информации, принятые во внимание при экспертизе, 1. «Вопросы синтеза конечных автоматов».

Сб. статей. «Зинатн», Рига, 1972, с. 4.

2. 10дицкий С. Л. и др. Лгрегатное построение пневматических систем управления. М., Энергия, 1973, с. 17, рис. 7б.

546885

Составитель И. Хозова

Текред Е. Хмелева

Редактор Л. Тюрина

Корректор T. Добровольская

Типография, пр. Сапунова, 2

Заказ 1123/12 Изд. Xз 177 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5