Множительно-делительноу устройство

Множительно-делительноу устройство

Иллюстрации

Показать все

Реферат

 

ЙЗОБРЕТ НИЯ пу 546905

Союз Советскик

Фоциапистическик

Республик

K АВТОРСКОМУ СВНДЕТЕ ЛЬСТИ У (61) Дополнительное к авт. свид-ву (22) Заявлено 31.03.75 (21) 2118568/24 с присоединением заявки № (23) Приоритет

Опубликовано 15.02.77. Бюллетень № 6

Дата опубликования описания 11.04.77 (51) М. Кл. G 06G 9/00 с-.ф- 3

Государственный комитет

Совета Мини "тров СССР по делам изобретений и открытий (53) УДК 681.325.5 (088.8) (72) Автор изобретения

В. С. Тверезовский (71) Заявитель (54) МНОЖИТЕЛЬНО-ДЕЛ ИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к аналоговой вычислительной технике и может использоваться в аналоговых вычислительных устройствах.

Известны множительно-делительные устройства; одно из них содержит усилитель мощности, оптрон и дифференциальный усилитель, на входы которого подается первое из перемножаемых напряжений, а второе и третье перемножаемые напряжения подключаются к фоторезистивным делителям напряжения; фоторезисторы этих делителей связаны с источником света оптрона, включенным на выходе дифференциального усилителя. Однако это известное устройство не обеспечивает высокой точности выполнения множительно-делительной операции в диапазоне входных сигналов, что ограничивает область его применения. Наиболее близким к изобретению техническим решением является множительно-делительное устройство, содержащее компаратор, один вход которого связан с первым входом устройства, второй и третий входы устройства соединены соответственно с замыкающим и размыкающим контактами входного переключателя, а выход устройства связан с замыкающим контактом выходного переключателя, запоминающий элемент и блок управления.

Это известное устройство — сложно, поэтому надежность его низкая.

Целью изобретения является упрощение устройства и повышение его надежности и точности. В описываемом устройстве это достигается тем, что в него введены управляющий оптрон и масштабный резистор, причем фоторезистор оптрона одним выводом соединен с оощим контактом входного переключателя, а другим выводом соединен с первым выводом масштабного резистора и с общим контактом выходного переключателя, который размыка10 ющпм контактом связан с другим входом компаратора, выходом подключенного к входу блока управления, первый выход которого соединен с управляющими входами входного и выходного переключателей, а второй — через

15 запоминг1ощнй элемент связан с катодом светодиода оптрона, анод которого и второй вывод масштабного резистора соединены с шиной нулевого потенциала.

На чертеже представлена принципиальная

20 схема описываемого устройства и приняты обозначения: 1 — оптрон; 2 и 3 — соответственно входной и выходной переключатели; 4— запоминающий элемент; 5 — блок управления;

6 — компаратор; 7 — масштабный резистор; 8, 25 9 и 10 — входы устройства; 11 — выход устройства.

Запоминающий элемент 4 представляет собой емкость с согласующим элементом, имеющим большое входное сопротивление и малое

30 выходное и необходимым для считывания на546905

R7 .живых — з

1 Ф + 1 7 (2) уравнение

В соответствии с равенством

5 (3) можно представить 77 7г вых—

С7з (4) ЦНИИПИ Заказ 1123/15 Изд. М 178 Тираж 909 Подписное

Типография, пр. Сапунова, 2 пряжения с емкости и управления светодиодом оптрона 1.

В исходном состоянии входной 2- и выходной 3 переключатели находятся в таком состоянии, при котором на вывод фоторезистора

12 оптрона 1 подается напряжение U . По команде, определяемой блоком управления 5, на вход запоминающего элемента 4 с блока управления начинает поступать изменяющийся сигнал, при этом через светодиод 13 оптрона 1 протекает ток, величина которого плавно увеличивается. Световой поток, получаемый светодиодом 13 оптрона 1, воздействует на фоторезистор 12 оптрона 1, плавно изменяя его сопротивление.

Фоторезистор 12 оптрона 1 и резистор 7 образуют делитель напряжения, на общей точке которого действует напряжение, равное

Х,> (1) где R7 и Рф — соответственно сопротивление резистора 7 и фоторезистора 12 оптрона 1.

Величина напряжения, определяемая выражением (1), тоже плавно изменяется. Это напряжение прикладывается к входу компаратора 6, на другой вход которого прикладывается напряжение U>.

При выполнении условия (2)

1 ф + 1 7 компаратор 6 задает импульс на блок управления 5, который прекращает подачу изменяющегося напря>кения на запоминающий элемент 4 и переводит входной 2 и выходно" 3 переключатели в другое состояние. При этом к выводу фоторезистора 12 оптрона 1 прикладывается напряжение Uz. а средняя точка делителя напря>кения через выходной переключатель 3 оказывается подсоединепа к выходу 11 устройства. Запоминающий элемент 4 хранит напряжение, действующее на его входе в момент выполнения равенства (2). На выходе 11 действует напряжение т. е. устройство выполняет операции умножения и деления.

Блок управления 5 обеспечивает периодическое повторение цикла работы. На выходе устройства при этом появляются импульсы, амплитуда которых определяется равенством

15 (4).

Устройство отличается высокой точностью при широком диапазоне входных величин.

Формула изобретения

20 Мно>кительно-делительное устройство, содер>кащее компаратор, один вход которого связан с первым входом устройства, второй и третий входы устройства соединены соответственно с замыкаюшим и размыкающим кон25 тактами входного переключателя, а выход устройства связан с замыкающим контактом выходного переключателя, запоминающий элемент и блок управления, о тл и ч а ю щеес я тем, что, с целью увеличения точности, на80 дежности и упрощения устройства, в него введены управляющий оптрон и масштабный резистор, причем фоторезистор оптрона одним выводом соединен с общим контактом входного переключателя, а другим выводом соединен

85 с первым выводом масштабного резистора и с общим контактом выходного переключателя, который размыкающим контактом связан с другим входом компаратора, выходом подключенного к входу блока управления, первый

40 выход которого соединен с управляющими входами входного и выходного переключателей, а второй — через запоминающий элемент связан с катодом светодиода оптрона, анод которого и второй вывод масштабного резис45 тора соединены с шиной нулевого потенциала.